[發明專利]電子時間保持電路和用于操作電子時間保持電路的方法

無效

• 申請號: 201210216982.9
• 申請日: 2012-06-27
• 公開（公告）號: CN102999141A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 彼得·羅伯遜;艾倫·曼
• 申請（專利權）人: NXP股份有限公司
• 主分類號: G06F1/26
• 分類號: G06F1/26
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

1.一種電子時間保持電路，包括：

多個電源；以及

時間保持電路元件，分組為多個電源域，其中，每一個所述電源域由對應的一個所述電源提供功率，其中，對于每一個所述電源域復制時間保持寄存器，并且其中，如果修改所述時間保持寄存器中的一個，或者如果關斷所述電源中的一個并且隨后重新接通，則在所述電源域之間同步所述時間保持寄存器。

2.根據權利要求1所述的電子時間保持電路，其中，分組為每一個所述電源域的時間保持電路元件包括時間保持寄存器的對應集合。

3.根據權利要求1所述的電子時間保持電路，其中，分組為第一個電源域的所述時間保持電路元件執行所述電子時間保持電路的時間保持功能。

4.根據權利要求3所述的電子時間保持電路，其中，第二個電源域中的時間保持電路元件包括微處理器接口，所述微處理器接口被配置為：

允許微處理器讀取所述電子時間保持電路中的所述時間保持寄存器的一個集合，而不干擾所述時間保持寄存器的另一集合；以及

允許所述微處理器同時寫入所述電子時間保持電路中的所有所述時間保持寄存器。

5.根據權利要求3所述的電子時間保持電路，其中，分組為所述第一個電源域的所述時間保持電路元件包括振蕩器。

6.根據權利要求3所述的電子時間保持電路，其中，電池將功率提供給第一個電源域。

7.根據權利要求1所述的電子時間保持電路，其中，邏輯信號用于指示所述電源的電源電壓是否有效，并且其中，如果所述邏輯信號指示所述電源電壓中的一個變為無效，則同步所述時間保持寄存器。

8.根據權利要求1所述的電子時間保持電路，其中，一個電源域中的時間保持電路元件包括微處理器接口，所述微處理器接口被配置為：

允許微處理器讀取所述電子時間保持電路中的所述時間保持寄存器的一個集合，而不訪問所述時間保持寄存器的另一集合；以及

允許所述微處理器同時寫入所述電子時間保持電路中的所有所述時間保持寄存器。

9.根據權利要求1所述的電子時間保持電路，其中，一個電源域中的時間保持電路元件包括微處理器接口，所述微處理器接口被配置為：

允許微處理器讀取第一個電源域中的所述時間保持寄存器的一個集合，而不訪問第二個電源域中的所述時間保持寄存器的另一集合；以及

允許所述微處理器同時寫入所述電子時間保持電路中的所有所述時間保持寄存器。

10.根據權利要求1所述的電子時間保持電路，其中，所述電子時間保持電路是實時時鐘電路。

11.根據權利要求1所述的電子時間保持電路，其中，分組為每一個所述電源域的時間保持電路元件包括：時間值寄存器，被配置為存儲所述電子時間保持電路產生的當前時間值；報警值寄存器，被配置為存儲所述電子時間保持電路的報警值；以及控制寄存器，被配置為存儲控制參數。

12.一種電子時間保持電路，包括：

第一電源；

第二電源；以及

時間保持電路元件，分組為第一電源域和第二電源域，其中，所述第一電源獨占地將功率提供給所述第一電源域，其中，所述第二電源獨占地將功率提供給所述第二電源域，其中，對于所述第一電源域和所述第二電源域中的每一個復制時間保持寄存器，并且其中，如果修改所述時間保持寄存器，或者如果所述第一電源和第二電源中的一個關斷并且隨后重新接通，則在所述第一電源域和第二電源域之間同步所述時間保持寄存器。

13.根據權利要求12所述的電子時間保持電路，其中，分組為所述第一電源域和所述第二電源域中的每一個的時間保持電路元件包括時間保持寄存器的對應集合。