[發(fā)明專利]半導(dǎo)體裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201210216435.0
• 申請(qǐng)日: 2012-06-27
• 公開（公告）號(hào): CN102858090A
• 公開（公告）日: 2013-01-02
• 發(fā)明（設(shè)計(jì)）人: 江口豐和;松本學(xué);小澤勛
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社東芝
• 主分類號(hào): H05K1/18
• 分類號(hào): H05K1/18;H05K1/02;G11C16/06;G11C11/4063
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 孫蕾

本申請(qǐng)享有2011年6月27日申請(qǐng)的日本專利申請(qǐng)?zhí)枮?011-142231以及2012年3月26日申請(qǐng)的日本專利申請(qǐng)?zhí)枮?012-069503的優(yōu)先權(quán)權(quán)利，在本申請(qǐng)中援引該日本專利申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式一般涉及半導(dǎo)體裝置。

背景技術(shù)

在襯底上搭載有NAND閃存等的非易失性半導(dǎo)體存儲(chǔ)元件、DRAM等的易失性半導(dǎo)體存儲(chǔ)元件的半導(dǎo)體裝置目前正被使用。近年來，一直在謀求半導(dǎo)體裝置的小型化、薄型化。在這種半導(dǎo)體裝置中，要求進(jìn)一步的小型化、進(jìn)一步的薄型化。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施方式提供一種即使實(shí)施小型化、薄型化也難以引起破損的半導(dǎo)體裝置。

根據(jù)實(shí)施方式，提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置具備交替層疊導(dǎo)體層和絕緣層的襯底；搭載于襯底一面?zhèn)鹊陌雽?dǎo)體元件；貼在作為襯底的一面?zhèn)鹊南喾疵娴亩鎮(zhèn)鹊募訌?qiáng)板。

根據(jù)本發(fā)明的實(shí)施方式，則能夠提供即使實(shí)施小型化、薄型化也難以發(fā)生破損的半導(dǎo)體裝置。

附圖說明

圖1是表示第1實(shí)施方式的半導(dǎo)體裝置的構(gòu)成例的方框圖。

圖2是表示半導(dǎo)體裝置的概略構(gòu)成的平面圖。

圖3是沿著圖2所示的A-A線的從箭頭方向看的截面圖。

圖4是表示第2實(shí)施方式的半導(dǎo)體裝置的概略構(gòu)成的平面圖。

圖5是沿著圖4所示的B-B線的從箭頭方向看的截面圖。

圖6是沿著圖4所示的B-B線的從箭頭方向看的截面圖，表示對(duì)半導(dǎo)體裝置施加了外力的狀態(tài)的圖。

圖7是第2實(shí)施方式的變形例1的半導(dǎo)體裝置的橫截面圖。

圖8是圖7所示的C部分的部分放大圖，是示例未對(duì)半導(dǎo)體裝置未施加外力的狀態(tài)的圖。

圖9是圖7所示的C部分的部分放大圖，是示例對(duì)半導(dǎo)體裝置施加了外力的狀態(tài)的圖。

圖10是第2實(shí)施方式的變形例2的半導(dǎo)體裝置的橫截面圖。

圖11是第2實(shí)施方式的變形例3的半導(dǎo)體裝置的橫截面圖。

圖12是第3實(shí)施方式的半導(dǎo)體裝置的外觀透視圖。

圖13是圖12所示的半導(dǎo)體裝置的外觀透視圖，是表示將保護(hù)部折彎了的狀態(tài)的圖。

圖14是圖12所示的半導(dǎo)體裝置的橫截面圖。

圖15是圖12所示的半導(dǎo)體裝置的側(cè)面圖。

圖16是第3實(shí)施方式的變形例1的半導(dǎo)體裝置的分解透視圖。

圖17是第3實(shí)施方式的變形例2的半導(dǎo)體裝置的外觀透視圖。

圖18是圖17所示的半導(dǎo)體裝置的外觀透視圖，是表示將保護(hù)部折彎了的狀態(tài)的圖。

圖19是第3實(shí)施方式的變形例3的半導(dǎo)體裝置的外觀透視圖。

圖20是第4實(shí)施方式的半導(dǎo)體裝置的外觀透視圖。

圖21是從第二面?zhèn)瓤磮D20所示的半導(dǎo)體裝置的透視圖。

圖22是用于說明襯底的層構(gòu)造和其厚度的關(guān)系的圖。

圖23是對(duì)搭載有芯片零件的部分進(jìn)行放大的部分放大截面圖。

具體實(shí)施方式

以下，參照附圖詳細(xì)說明實(shí)施方式的半導(dǎo)體裝置。而且，并不是通過這些實(shí)施方式來限制本發(fā)明的。

圖1是表示第1實(shí)施方式的半導(dǎo)體裝置的構(gòu)成例子的方框圖。半導(dǎo)體裝置100經(jīng)由SATA接口（ATA?I/F）2等的存儲(chǔ)器連接端口，與個(gè)人計(jì)算機(jī)或者CPU核等的主機(jī)裝置（以下，簡(jiǎn)稱為主機(jī)）1連接，作為主機(jī)1的外部存儲(chǔ)器發(fā)揮功能。作為主機(jī)1可以列舉出個(gè)人計(jì)算機(jī)的CPU、相機(jī)和攝像機(jī)等拍攝裝置的CPU等。另外，半導(dǎo)體裝置100能夠經(jīng)由RS232C接口（RS232C?I/F）等通信接口3，在與調(diào)試用設(shè)備300之間發(fā)送接收數(shù)據(jù)。

半導(dǎo)體裝置100具備作為非易失性半導(dǎo)體存儲(chǔ)元件的NAND型閃存（以下，簡(jiǎn)稱為NAND存儲(chǔ)器，半導(dǎo)體元件）10；作為控制器的驅(qū)動(dòng)控制電路4（半導(dǎo)體元件）；作為與NAND存儲(chǔ)器10相比能夠進(jìn)行更高速進(jìn)行存儲(chǔ)動(dòng)作的易失性半導(dǎo)體存儲(chǔ)元件的DRAM（半導(dǎo)體元件）20；電源電路5。

電源電路5從由主機(jī)1一側(cè)電源電路供給的外部直流電源中生成多個(gè)不同的內(nèi)部直流電源電壓，將這些內(nèi)部直流電源電壓供給半導(dǎo)體裝置100內(nèi)的各電路。另外，電源電路5探測(cè)外部電源的上升，生成上電復(fù)位信號(hào)，供給驅(qū)動(dòng)控制電路4。