[發明專利]SRAM的讀出電路

有效

• 申請號: 201210212874.4
• 申請日: 2012-06-26
• 公開（公告）號: CN102708918A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 王林;鄭堅斌;吳守道
• 申請（專利權）人: 蘇州兆芯半導體科技有限公司
• 主分類號: G11C11/417
• 分類號: G11C11/417
• 代理公司: 蘇州慧通知識產權代理事務所(普通合伙) 32239
• 代理人: 安紀平

1.一種SRAM的讀出電路，其特征在于：包括：

放大電路模塊，用于分別對復數SRAM存儲陣列塊中的數據進行放大并輸出至第一輸出接點和第二輸出接點；

鉗位電路模塊，對所述第一輸出接點和第二輸出接點的電位在有效信號來之前拉伸至低電平；

推挽電路模塊，將所述第一輸出接點和第二輸出接點的電位進行取相反的處理；

選擇輸出電路模塊，選擇將所述第一輸出接點和第二輸出接點的數據分別傳送至全局位線上；

輸出電路模塊，將全局位線上的數據進行選擇輸出；以及

復數控制信號，控制所述模塊的開啟與斷開，包括放大器選擇信號，陣列放大器使能信號和陣列選擇信號。

2.根據權利要求1所述的SRAM的讀出電路，其特征在于：所述放大電路模塊包括復數靈敏放大器，所述每一靈敏放大器具有SA輸入端和SA輸出端，所述SA輸入端接由所述放大器選擇信號和陣列放大器使能信號通過邏輯運算的輸出信號。

3.根據權利要求1或2所述的SRAM的讀出電路，其特征在于：所述放大器選擇信號為靈敏放大器選擇信號，所述陣列放大器使能信號為陣列放大器使能信號。

4.根據權利要求2所述的SRAM的讀出電路，其特征在于：所述SA輸出端包括第一SA輸出端和第二SA輸出端。

5.根據權利要求4所述的SRAM的讀出電路，其特征在于：所述每一第一SA輸出端和第二SA輸出端分別接第一PMOS管的柵極和第二PMOS管的柵極，其中所有第一PMOS管的漏極共接于所述第一輸出接點，所有第二PMOS管的漏極共接于所述第二輸出接點。

6.根據權利要求1所述的SRAM的讀出電路，其特征在于：所述鉗位電路模塊包括柵極共接于陣列放大器使能信號的第一NMOS管和第二NMOS管，所述第一NMOS管和第二NMOS管的源極分別接所述第一輸出接點和第二輸出接點，其漏極接地。

7.根據權利要求1所述的SRAM的讀出電路，其特征在于：所述推挽電路模塊包括第三NMOS管和第四NMOS管，所述第三NMOS管的源極和第四NMOS管的柵極共同接于所述第一輸出接點，所述第四NMOS管的源極和第三NMOS管的柵極共同接于所述第二輸出接點，所述第三NMOS管和第四NMOS管的漏極接地。

8.根據權利要求1所述的SRAM的讀出電路，其特征在于：所述選擇輸出電路模塊包括第一CMOS反相器和第二CMOS反相器，所述第一輸出接點和第二輸出接點分別作為所述第一CMOS反相器和第二CMOS反相器的輸入端，第一CMOS反相器和第二CMOS反相器的輸出端分別接信號取反的全局位線。

9.根據權利要求8所述的SRAM的讀出電路，其特征在于：所述第一CMOS反相器和第二CMOS反相器還包括開啟端，所述開啟端分別接第三PMOS管和第四PMOS管的漏極，第三PMOS管和第四PMOS管的柵極共接陣列選擇信號，源極接工作電壓。

10.根據權利要求1或8所述的SRAM的讀出電路，其特征在于：所述輸出電路模塊為RS觸發器電路，其兩輸入端分別接信號取反的全局位線。