[發明專利]提前同步選通傳輸的設備及其方法

有效

• 申請號: 201210211885.0
• 申請日: 2012-06-21
• 公開（公告）號: CN102799551A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 達魯斯.D.嘉斯金斯;詹姆斯.R.隆柏格
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

1.一種提前同步選通傳輸設備，用以補償同步數據總線上的不對準，該提前同步選通傳輸設備包括：

一電阻電路，用以提供一比例訊號，該比例訊號指示一提前量，以提前與一數據群組有關的一同步數據選通訊號；

一核心時鐘產生器，耦接于該比例訊號，該核心時鐘產生器以該提前量提前一數據選通計時訊號；及

一同步選通驅動器，用以接收該數據選通計時訊號，并根據該數據選通計時訊號產生該同步數據選通訊號，并以該提前量提前該同步數據選通訊號。

2.如權利要求1所述的提前同步選通傳輸設備，其中該電阻電路包括兩個電阻，該兩個電阻的電阻比值表示該提前量。

3.如權利要求2所述的提前同步選通傳輸設備，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接于一接地參考電壓，該第二電阻耦接于一參考電壓，且該兩個電阻互相耦接于一節點，該節點輸出該比例訊號。

4.如權利要求1所述的提前同步選通傳輸設備，其中該同步數據選通訊號的相位提前該提前量，且該提前量的范圍為從沒有相位提前至該數據選通計時訊號的半周期。

5.如權利要求1所述的提前同步選通傳輸設備，其中該核心時鐘產生器以及該同步選通驅動器設置在一裝置里，該裝置耦接于一主機板，該電阻電路耦接于該主機板，該比例訊號通過一額外的接腳輸入該裝置。

6.如權利要求1所述的提前同步選通傳輸設備，其中該核心時鐘產生器包括一鎖相回路，該鎖相回路包括：

一鎖相回路向前元件，用以接收一總線計時訊號，且產生該數據選通計時訊號，該數據選通計時訊號為該總線計時訊號的倍頻訊號；

一分頻器，用以接收該數據選通計時訊號，且產生一與該總線計時訊號的頻率相同的輸出訊號，使該鎖相回路向前元件對準與該總線計時訊號同相的該數據選通計時訊號；及

一延遲鎖相回路，用以接收該輸出訊號及該比例訊號，并以該提前量延遲該輸出訊號。

7.如權利要求1所述的提前同步選通傳輸設備，其中該核心時鐘產生器包括一鎖相回路，該鎖相回路包括：

一鎖相回路向前元件，用以接收一總線計時訊號，且產生該數據選通計時訊號，該數據選通計時訊號為該總線計時訊號的倍頻訊號；

一延遲鎖相回路，用以接收該數據選通計時訊號及該比例訊號，且產生一輸出訊號，該輸出訊號包括以該提前量延遲的該數據選通計時訊號；及

一分頻器，用以接收該輸出訊號，并產生一延遲參考訊號，該延遲參考訊號的頻率等于該總線計時訊號的頻率，該鎖相回路向前元件可對準該輸出訊號與該總線計時訊號的頻率，使該數據選通計時訊號提前該提前量。

8.一種提前同步選通傳輸設備，用以補償同步數據總線上的不對準，該提前同步選通傳輸設備包括：

一電阻電路，用以提供一比例訊號，該比例訊號指示一提前量，以提前與一數據群組有關的一同步數據選通訊號；及

一微處理器，包括：

一核心時鐘產生器，耦接于該比例訊號，以該提前量提前一數據選通計時訊號；及

一同步選通驅動器，用以接收該數據選通計時訊號，及根據該數據選通計時訊號產生該同步數據選通訊號，其中該同步數據選通訊號以該提前量提前。

9.如權利要求8所述的提前同步選通傳輸設備，其中該電阻電路包括兩個電阻，該兩個電阻的電阻比值表示該提前量。

10.如權利要求9所述的提前同步選通傳輸設備，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接于一接地參考電壓，該第二電阻耦接于一參考電壓，且該兩個電阻互相耦接于一節點，該節點輸出該比例訊號。

11.如權利要求8所述的提前同步選通傳輸設備，其中該同步數據選通訊號的相位提前該提前量，且該提前量的范圍為從沒有相位提前至該數據選通計時訊號的半周期。

12.如權利要求8所述的提前同步選通傳輸設備，其中該微處理器耦接于一主機板，該電阻電路耦接于該主機板，該比例訊號通過一額外的接腳輸入該微處理器。