[發明專利]半導體裝置以及將數據寫入到半導體裝置的方法

有效

• 申請號: 201210211284.X
• 申請日: 2012-06-20
• 公開（公告）號: CN102843234B
• 公開（公告）日: 2018-04-03
• 發明（設計）人: 押田大介;古田茂;廣川祐之;山崎曉;藤森隆;鹽田茂雅
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H04L9/32
• 分類號: H04L9/32
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 劉倜

相關申請的交叉引用

通過引用將2011年6月20日提交的日本專利申請No.2011-136133的公開包括申請文件、附圖以及摘要整體并入在此。

技術領域

本發明涉及半導體裝置以及將數據寫入到半導體裝置的方法，更特別地，涉及保持保密信息以將其保持為對于來自外部的攻擊是隱秘的半導體裝置，以及將保密信息寫入到半導體裝置的方法。

背景技術

近些年來，提出了許多利用加密技術改善對半導體裝置的未授權的訪問的抵抗性或防止仿造的安全技術。在所述加密技術中，使用加密密鑰。然而該技術具有這樣的問題：在攻擊者獲得了加密密鑰時，對半導體裝置的非法訪問變得可能。因此，要求防止哪些在被泄漏時較不利的信息（諸如，密鑰信息）作為保密信息被泄漏到外部。專利文獻1至4公開了對作為保密信息之一的密鑰信息的安全措施的技術。在專利文獻1至4的所有技術中，通過利用根據半導體裝置的制造變化而不同的特征值（諸如，硅ID或PUF（物理不可克隆的功能））來生成諸如密鑰信息的保密信息。在專利文獻1至4中，由于這樣的特征值包括錯誤，因此在利用這樣的特征值生成可靠的保密信息的情況下不得不對特征值執行錯誤校正處理。通過基于這樣的特征值生成保密信息，變得不需要將保密信息保持作為固定值，可以改善半導體裝置的安全性。

相關技術文獻

專利文獻

專利文獻1：WO 2008/056612

專利文獻2：日本未審查專利公開No.2006-179001

專利文獻3：日本未審查專利申請公開（PCT申請的譯文）No.2010-527219

專利文獻4：日本未審查專利申請公開（PCT申請的譯文）No.2008-545323

發明內容

例如，在利用PUF生成保密信息（諸如，密鑰信息）的情況下，為了生成保密信息，半導體裝置讀取PUF并且密鑰信息被加密。通過利用半導體裝置中的PUF對通過對密鑰信息進行加密以將其保持隱秘而獲得的數據進行解密，密鑰信息可以被安全地存儲在半導體裝置中。然而，即使在這種情況下，也仍存在其上安裝半導體裝置的系統的維護人員變成攻擊者的可能性。在這樣的情況中，即使在將專利文獻1至4中公開的技術應用到半導體裝置之間的加密通信時，在維護人員通過側信道攻擊（side channel attack）等收集大量的PUF值和利用來自半導體裝置的PUF生成的加密數據的情況下，存在保密信息被分析出的可能性。因此，存在這樣的問題：即使在應用專利文獻1至4中公開的技術時，也不能夠充分地改善半導體裝置的安全性。

在根據本發明的半導體裝置和數據寫入方法中，半導體裝置生成通過對初始獨有碼（unique code）中的錯誤進行校正而獲得的中間獨有碼，生成通過對中間獨有碼中的錯誤進行校正而獲得的第一確定獨有碼，以及利用所述第一確定獨有碼對從外部裝置發送的傳輸數據進行解密以獲得保密信息。外部裝置接收半導體裝置生成的中間獨有碼，并通過利用基于所述中間獨有碼生成的密鑰信息對保密信息進行加密以生成傳輸數據。通過該操作，根據本發明的半導體裝置能夠獲得加密的保密信息，而不發送/接收供在傳輸數據的加密中使用的密鑰信息本身。因此，實現了與外部裝置的高安全性的通信。

外部裝置具有第一校正數據，供在半導體裝置中校正初始獨有碼中的錯誤的處理中使用，并且該第一校正數據以加密狀態存儲在外部裝置中。接收加密的第一校正數據的半導體裝置對接收的加密的第一校正數據進行解密，并利用解密的第一校正數據生成中間獨有碼。通過該操作，半導體裝置能夠執行更高安全性的通信。

外部裝置具有多個裝置（例如，寫入裝置和服務器），在不直接耦接至該半導體裝置的裝置（例如，服務器）中生成傳輸數據，以及經由被直接耦接到該半導體裝置的裝置（例如，寫入裝置）將傳輸數據寫入至該半導體裝置。利用該配置，可以改善外部裝置上的安全性。

另外，外部裝置保持要被發送到半導體裝置的第一校正數據，以及供在密鑰信息的生成中使用的第二校正數據，以便使其分布在多個裝置中。利用該配置，可以進一步改善外部裝置上的安全性。

本發明的效果

在根據本發明的半導體裝置以及將數據寫入到半導體裝置的方法中，半導體裝置的安全性得到改善。

附圖說明

圖1是根據第一實施例的半導體裝置以及外部裝置的框圖。

圖2是示出了根據第一實施例的半導體裝置以及外部裝置生成的確定獨有碼的示例的表。

圖3是示出根據第一實施例的半導體裝置以及外部裝置的操作的順序圖。