[發(fā)明專利]一種存儲器放電電路

有效

• 申請?zhí)枺?/td>: 201210207782.7
• 申請日: 2012-06-18
• 公開（公告）號: CN103514937A
• 公開（公告）日: 2014-01-15
• 發(fā)明（設計）人: 劉銘
• 申請（專利權(quán)）人: 北京兆易創(chuàng)新科技股份有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 蘇培華

1.一種存儲器放電電路，其特征在于，包括：

PMOS管組成的P管電流鏡；

NMOS管組成的N管電流鏡；

負電壓放電支路和正電壓放電支路；

其中，P管電流鏡中的第一PMOS管的柵極接內(nèi)部電流源Idisc，源極接內(nèi)部電壓VDD，漏極接負電壓放電支路，用于復制放電電流；

P管電流鏡中的第二PMOS管的柵極接內(nèi)部電流源Idisc，源極接內(nèi)部電壓VDD，漏極接N管電流鏡，用于復制放電電流；

除所述第一PMOS管和所述第二PMOS管之外，所述P管電流鏡還包括n個PMOS管，所述n個PMOS管的源極分別與n個開關(guān)連接，柵極和漏極接內(nèi)部電流源Idisc，n個PMOS管之間并聯(lián)，用于控制放電電流的大小，n≥1；

所述n個開關(guān)分別用于控制所述n個PMOS管是否接入電路；

N管電流鏡中的第一NMOS管的漏極和柵極與第二NMOS管的柵極接第二PMOS管的漏極，第一NMOS管的源極接地；

N管電流鏡中的第二NMOS管的漏極接正電壓放電支路，源極接地；

當m個開關(guān)閉合時，m個PMOS管接入電路，負電壓放電支路的放電電流為Idisc/m，正電壓放電支路的放電電流為Idisc/m，n≥1，n≥m≥1，n和m為正整數(shù)；

通過改變開關(guān)閉合或斷開的狀態(tài)，控制PMOS管接入電路的數(shù)量，調(diào)整放電的時間段。

2.根據(jù)權(quán)利要求1所述的電路，其特征在于，

所述調(diào)整放電的時間段包括：

當所述n個開關(guān)全部閉合時，電路中接入所述n個并聯(lián)PMOS管，此時為第一放電時間段；

通過逐個減少所述n個開關(guān)中處于閉合狀態(tài)的開關(guān)數(shù)量，逐個減少電路中接入的并聯(lián)PMOS管數(shù)量，每減少一個閉合開關(guān)的數(shù)量，調(diào)整為一個放電的時間段，直到剩余一個處于閉合狀態(tài)的開關(guān)為止。

3.根據(jù)權(quán)利要求1所述的電路，其特征在于，

所述負電壓放電支路包括：負電壓高壓保護管、負電壓高壓開關(guān)管和負電壓放電使能端。

4.根據(jù)權(quán)利要求3所述的電路，其特征在于：

所述負電壓高壓保護管的源極接第一PMOS管的漏極，柵極接地，漏極接負電壓高壓開關(guān)管。

5.根據(jù)權(quán)利要求3所述的電路，其特征在于：

所述負電壓高壓保護管限制電路中所述負電壓高壓保護管所在位置處的電位，用于保護所述第一PMOS管。

6.根據(jù)權(quán)利要求3所述的電路，其特征在于：

所述負電壓高壓開關(guān)管的源極接負電壓高壓保護管的漏極，柵極接負電壓放電使能端，漏極接負電壓。

7.根據(jù)權(quán)利要求1所述的電路，其特征在于，

所述正電壓放電支路包括：正電壓高壓保護管、正電壓高壓開關(guān)管和正電壓放電使能端。

8.根據(jù)權(quán)利要求7所述的電路，其特征在于：

所述正電壓高壓保護管的源極接第二NMOS管的漏極，柵極接內(nèi)部電壓，漏極接正電壓高壓開關(guān)管。

9.根據(jù)權(quán)利要求7所述的電路，其特征在于：

所述正電壓高壓保護管限制電路中所述正電壓高壓保護管所在位置處的電位，用于保護所述第二NMOS管。

10.根據(jù)權(quán)利要求7所述的電路，其特征在于：

所述正電壓高壓開關(guān)管的源極接正電壓高壓保護管的漏極，柵極接正電壓放電使能端，漏極接正電壓。