[發明專利]半導體結構及其制造方法

有效

• 申請號: 201210206401.3
• 申請日: 2012-06-18
• 公開（公告）號: CN103515232A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 梁擎擎;鐘匯才;朱慧瓏;趙超;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京漢昊知識產權代理事務所(普通合伙) 11370
• 代理人: 朱海波

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體結構及其制造方法。

背景技術

立體型半導體結構，例如鰭型場效應晶體管和三柵場效應晶體管有望應用于22nm技術節點及其以下。隨著器件尺寸進一步縮小，器件中源/漏區和柵極堆疊之間的隔離就變得非常重要。

發明內容

為了解決上述問題，本發明的目的之一是提供能夠容易地制作隔離源漏區和柵極堆疊的側墻的多柵極場效應晶體管及其制造方法。

根據本發明的一個方面，提供一種半導體結構的制造方法，包括：

a）在半導體襯底上形成柵極堆疊，并去除柵堆疊兩側的部分襯底；

b）在所述柵極堆疊及其下方的襯底的部分的側壁上形成側墻；

c）在柵極堆疊兩側的襯底中形成摻雜區，并形成覆蓋整個半導體結構的第一介質層；

d）在柵極堆疊的寬度方向上選擇性去除部分柵極堆疊以及部分第一介質層，形成溝道區開口及其兩側的源漏區開口；

e）在溝道區開口的側壁上形成高k介質層；

f）外延生長形成連續的跨溝道區開口和源漏區開口的鰭結構。

根據本發明的另一個方面，提供半導體結構，包括：

襯底；

在寬度方向上延伸的柵極堆疊，位于襯底之上，所述柵極堆疊包括介質層和柵極材料層，其中柵極堆疊底部的襯底的部分高于兩側的襯底部分；

側墻，位于所述柵極堆疊以及柵極堆疊下方的襯底的部分的側壁上；

溝道區開口，位于所述柵極堆疊中，在寬度方向上將所述柵極堆疊分割成兩部分；

高k介質層，位于溝道區開口暴露的柵極堆疊的側壁上；

硅鰭片，包括位于溝道區開口中的溝道區和其兩側的源漏區。

本發明提供的半導體結構的制造方法及其結構，通過采用嵌入式方法形成了多柵極結構，形成的半導體結構中，側墻可以有效隔離柵極和源/漏區，并且該側墻形成簡單，質量高。采用本發明的方法可以有效提高多柵（鰭形）器件的可制造性。

附圖說明

通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯：

圖1為根據本發明的一種半導體結構的制造方法的一個具體實施方式的流程示意圖；

圖2、圖3（a）、圖4（a）、圖5（a）、圖6（a）、圖7（a）和圖8（a）分別為根據本發明的一種半導體結構的制造方法的各個步驟的俯視示意圖；

圖3（b）、圖4（b）、圖5（b）、圖6（b）、圖7（b）和圖8（b）分別為沿圖3（a）、圖4（a）、圖5（a）、圖6（a）、圖7（a）和圖8（a）中AA’的剖面示意圖；

圖6（c）、圖7（c）和圖8（c）分別為沿圖6（a）、圖7（a）和圖8（a）中BB’的剖面示意圖；

圖6（d）、圖7（d）和圖8（d）分別為沿圖6（a）、圖7（a）和圖8（a）中CC’的剖面示意圖。

附圖中相同或相似的附圖標記代表相同或相似的部件。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明的實施例作詳細描述。

下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。

下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。應當注意，在附圖中所圖示的部件不一定按比例繪制。本發明省略了對公知組件和處理技術及工藝的描述以避免不必要地限制本發明。

下文中將描述本發明提供的半導體結構的制造方法的實施例。

參考圖1，圖1是根據本發明的半導體結構的制造方法的一個具體實施方式的流程圖，該方法包括：