[發(fā)明專(zhuān)利]一種高精度CCD視頻信號(hào)采樣時(shí)序微調(diào)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210206373.5
• 申請(qǐng)日: 2012-06-21
• 公開(kāi)（公告）號(hào): CN102740011A
• 公開(kāi)（公告）日: 2012-10-17
• 發(fā)明（設(shè)計(jì)）人: 李丙玉;王曉東
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所
• 主分類(lèi)號(hào): H04N5/372
• 分類(lèi)號(hào): H04N5/372;H04N5/378
• 代理公司: 長(zhǎng)春菁華專(zhuān)利商標(biāo)代理事務(wù)所 22210
• 代理人: 張偉

技術(shù)領(lǐng)域

本發(fā)明屬于CCD探測(cè)器成像設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種高精度CCD視頻信號(hào)采樣時(shí)序微調(diào)的方法。

背景技術(shù)

CCD探測(cè)器成像系統(tǒng)一般由光機(jī)系統(tǒng)、預(yù)放電路板和信號(hào)處理電路板組成。其中，預(yù)放電路板上包含CCD探測(cè)器和預(yù)放電路，信號(hào)處理板上包含成像控制器、時(shí)序驅(qū)動(dòng)器和視頻信號(hào)處理電路，CCD視頻信號(hào)通過(guò)同軸電纜由預(yù)放電路板引入信號(hào)處理電路板，其結(jié)構(gòu)如圖1所示。

探測(cè)器采用Dalsa公司的可見(jiàn)光TDI-CCD，像元讀出頻率最高為40MHz。成像控制器采用Xilinx公司Virtex-II?Pro系列的FPGA芯片，主要實(shí)現(xiàn)CCD驅(qū)動(dòng)時(shí)序發(fā)生、相關(guān)雙采樣時(shí)序發(fā)生、視頻信號(hào)處理電路參數(shù)配置和圖像數(shù)據(jù)打包功能。視頻信號(hào)處理電路采用了集成化視頻處理器，芯片內(nèi)部包含相關(guān)雙采樣（CDS）模塊，可編程增益放大（PGA）模塊和模數(shù)轉(zhuǎn)換（A/D）模塊。

CCD探測(cè)器成像系統(tǒng)中，探測(cè)器輸出的CCD視頻信號(hào)先要經(jīng)過(guò)預(yù)放電路處理，再經(jīng)同軸電纜傳輸給視頻信號(hào)處理電路的相關(guān)雙采樣模塊，傳輸路徑中電子器件、電源、地線以及電磁輻射等因素引起的噪聲會(huì)疊加到CCD視頻信號(hào)上。為了獲得更優(yōu)質(zhì)量的圖像，采樣時(shí)序要避開(kāi)CCD視頻信號(hào)中疊加的噪聲，當(dāng)CCD探測(cè)器的讀出頻率的很高時(shí)，需要對(duì)采樣時(shí)序進(jìn)行高精度的微量調(diào)整。

傳統(tǒng)的CCD視頻信號(hào)采樣時(shí)序微調(diào)的方法有兩種：第一種方法是成像控制器FPGA通過(guò)高頻時(shí)鐘計(jì)數(shù)進(jìn)行調(diào)整，一般FPGA芯片中四位計(jì)數(shù)器運(yùn)行頻率最高約為300MHz，即采樣時(shí)序的調(diào)整精度最高約為3ns；第二種方法是通過(guò)配置集成化視頻處理器的采樣時(shí)延寄存器，采樣時(shí)序調(diào)整精度為2ns。實(shí)際研制過(guò)程中，某些情況下上述兩種設(shè)計(jì)方法的調(diào)整精度不能滿(mǎn)足需求，時(shí)序調(diào)整的靈活性差。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提供了一種高精度CCD視頻信號(hào)采樣時(shí)序微調(diào)方法，該方法應(yīng)用FPGA內(nèi)部固件資源DCM，采用兩級(jí)DCM級(jí)聯(lián)的設(shè)計(jì)方式產(chǎn)生兩個(gè)時(shí)鐘，通過(guò)調(diào)整兩個(gè)時(shí)鐘之間的相位關(guān)系,實(shí)現(xiàn)CCD視頻信號(hào)采樣時(shí)序的高精度微量調(diào)整。

本發(fā)明解決技術(shù)問(wèn)題所采用的技術(shù)方案如下：

一種高精度CCD視頻信號(hào)采樣時(shí)序微調(diào)方法，該方法包括如下步驟：

步驟一：成像控制器FPGA的輸入時(shí)鐘經(jīng)IBUFG后接入DCM1，DCM1的CLK0端輸出時(shí)鐘經(jīng)BUFG驅(qū)動(dòng)后得到全局時(shí)鐘SysClk，該時(shí)鐘用于產(chǎn)生探測(cè)器CCD的驅(qū)動(dòng)時(shí)序，使得CCD視頻信號(hào)與全局時(shí)鐘SysClk具有固定的相位關(guān)系；

步驟二：DCM1鎖定狀態(tài)標(biāo)志信號(hào)取反經(jīng)兩級(jí)D觸發(fā)器鎖存后，作為DCM2的復(fù)位信號(hào)，避免DCM1在進(jìn)行相位鎖定時(shí)DCM2工作異常；

步驟三：SysClk接入DCM2的CLKIN端，DCM2的CLK0輸出端經(jīng)BUFG驅(qū)動(dòng)后得到CdsClk，用于產(chǎn)生CCD視頻信號(hào)的采樣時(shí)序，并接入DCM2的反饋時(shí)鐘端CLKFB；

步驟四：通過(guò)TimingCon模塊進(jìn)行CdsClk與SysClk之間的相位關(guān)系動(dòng)態(tài)調(diào)整控制，實(shí)現(xiàn)高精度CCD視頻信號(hào)采樣時(shí)序微調(diào)的方法。

本發(fā)明的發(fā)明原理：本發(fā)明應(yīng)用FPGA內(nèi)部固件資源DCM，采用兩級(jí)DCM級(jí)聯(lián)的設(shè)計(jì)方式產(chǎn)生兩個(gè)時(shí)鐘，其中第一級(jí)DCM輸出的時(shí)鐘用于產(chǎn)生CCD探測(cè)器的驅(qū)動(dòng)時(shí)序，第二級(jí)DCM輸出的時(shí)鐘用于產(chǎn)生CCD視頻信號(hào)采樣時(shí)序，通過(guò)調(diào)整兩個(gè)時(shí)鐘之間的相位關(guān)系，實(shí)現(xiàn)了CCD視頻信號(hào)采樣時(shí)序的高精度微量調(diào)整。

本發(fā)明的有益效果是：本發(fā)明實(shí)現(xiàn)了CCD視頻信號(hào)采樣時(shí)序的高精度微量調(diào)整，調(diào)整精度提高到數(shù)十皮秒量級(jí)，約為傳統(tǒng)設(shè)計(jì)方法的40倍，解決了傳統(tǒng)設(shè)計(jì)方法無(wú)法采樣到最佳時(shí)序位置的問(wèn)題，對(duì)CCD探測(cè)器成像系統(tǒng)圖像質(zhì)量的提高具有現(xiàn)實(shí)意義。

附圖說(shuō)明

圖1現(xiàn)有技術(shù)CCD探測(cè)器成像系統(tǒng)結(jié)構(gòu)。

圖2現(xiàn)有技術(shù)DCM內(nèi)部結(jié)構(gòu)圖。

圖3本發(fā)明一種高精度CCD視頻信號(hào)采樣時(shí)序微調(diào)方法結(jié)構(gòu)原理圖。

圖4本發(fā)明TimingCon模塊結(jié)構(gòu)圖。

圖5本發(fā)明TimingCon模塊流程圖。

圖6本發(fā)明Code相移控制參數(shù)為00H。

圖7本發(fā)明十五次相移調(diào)整過(guò)程。

圖8本發(fā)明相移調(diào)整相移差值。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步詳細(xì)說(shuō)明。