[發明專利]半導體裝置

有效

• 申請號: 201210201462.0
• 申請日: 2012-06-15
• 公開（公告）號: CN102842576A
• 公開（公告）日: 2012-12-26
• 發明（設計）人: 大鶴雄三;武田安弘;杉原茂行;井上慎也
• 申請（專利權）人: 半導體元件工業有限責任公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/78
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張勁松

技術領域

本發明涉及一種半導體裝置，特別是涉及一種由ESD保護特性優異的MOS晶體管構成的ESD保護元件。

背景技術

LDMOS晶體管與IGBT一樣，與雙極型的功率晶體管相比切換特性優異，另外，特性也穩定且容易使用，因此，廣泛用于DC－DC轉換器等開關電源或照明設備的倒相電路、電動機的倒相電路等。另外，LDMOS是橫向雙擴散金屬氧化物半導體（Lateral?Double?Diffused?Metal?Oxide?Semiconductor）的簡稱，是指橫向雙擴散柵極MOS。另外，ESD是靜電放電（Electro－Static?Discharge）的簡稱，是指靜電放電。

目前，作為ESD對策提出有裝入半導體裝置的保護電路的各種半導體裝置。例如，典型地如圖8所示，通過在輸入輸出端子50和電源線51之間連接PN結二極管52，在輸入輸出端子50和接地線53之間連接PN結二極管54，在電源線51和接地線53之間連接PN結二極管55，由此進行內部電路56的保護。

但是，由于高速化等要求，伴隨構成元件微型化的發展，半導體裝置的抗靜電破壞性能變弱，采用更適當的ESD保護元件是必不可少的。在成為ESD被保護元件的功率晶體管采用LDMOS晶體管的情況下，從利用后述的寄生雙極晶體管的驟回特性等觀點出發，有時ESD保護元件采用MOS晶體管。

圖7表示由驅動電路36和兩個串聯連接的ESD被保護元件即功率NLDMOS晶體管30、31構成的系統配置于電源34和接地線之間的例子。ESD保護元件將源電極和連接柵電極的MOS晶體管32、33串聯連接，如同圖所示，配置于電源36和接地線之間。

NLDMOS晶體管30、31的連接部和ESD保護元件32、33的連接部互相連接，成為輸出端子35。在該情況下，以ESD保護元件的MOS晶體管32、33的驟回電壓V_t1比ESD被保護元件的功率NLDMOS晶體管30、31的驟回電壓V_T1小的方式進行設計。

在向漏電極施加由大的正的靜電引起的浪涌電壓時，從ESD保護元件側的MOS晶體管32或33中放出浪涌電流，這是為了保護作為ESD被保護元件的功率NLDMOS晶體管30、31。

另外，對于驟回電壓后面進行敘述，但是，在向輸入輸出端子等施加大的靜電的浪涌電壓時，成為該靜電開始向接地線等放出的觸發電壓。在專利文獻1公開有在將MOS型晶體管作為ESD保護元件的情況下，降低其驟回電壓，改進ESD保護特性的內容。

專利文獻1：（日本）特開平6－177328號公報

通常，在ESD被保護元件即功率NLDMOS晶體管中，形成與N＋型源極層并列的P＋型接觸層，將成為背柵的P型體層的電位固定于N＋型源極層的電位。其結果是，即使在N＋型漏極層附近由于雪崩擊穿而產生的空穴流向N＋型源極層側，該空穴也會被P＋型接觸層吸收，P型體層的電位上升較小，能夠阻止將N＋型源極層設定為發射極、將P型體層設定為基極、將N＋型漏極層設定為集電極的寄生雙極晶體管接通。

與此相對，作為ESD保護元件的MOS晶體管如后所述利用如下的現象，即、當比漏極－源極間耐壓BV_DS大的正的靜電引起的浪涌電壓施加于漏電極上時，由于雪崩擊穿而在N＋型漏極層附近產生空穴，且該空穴流向N＋型源極層側，使P型體層的電位上升至規定值以上，由此，使上述寄生雙極晶體管接通。

因此，P＋型接觸層需要形成難以吸收在與N＋型源極層鄰接的P型體層上集中的空穴這樣的構造、或在遠離N＋型源極層的位置形成。通過這樣的構成，ESD保護元件的寄生雙極晶體管接通，經由ESD保護元件可使靜電向接地線等放出。其結果，保護ESD被保護元件不受正的靜電的浪涌電壓影響。

在ESD保護元件中，P＋型接觸層作為向漏電極施加大的負的靜電時的靜電的放電路徑而發揮作用。因此，不需要將P＋型接觸層并列配置于N＋型源極層，而以包圍包含遠離該N＋型源極層的漏極區域的MOS晶體管的周邊區域的方式進行配置。

以包圍保護元件即MOS晶體管的周邊區域的方式配置P＋型接觸層的結果是，所述空穴難以流向P＋型接觸層，在N＋型源極層的附近的P型體層集中，提高了該P型體層的電位。因此，所述寄生雙極晶體管接通，能夠使正的靜電引起的浪涌電流快速地向接地線等放出。