[發(fā)明專利]FPGA配置程序的燒寫方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210201314.9
• 申請(qǐng)日: 2012-06-18
• 公開（公告）號(hào): CN102736938A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設(shè)計(jì)）人: 盧華;李燕斌
• 申請(qǐng)（專利權(quán)）人: 中國電子科技集團(tuán)公司第十研究所
• 主分類號(hào): G06F9/445
• 分類號(hào): G06F9/445
• 代理公司: 成飛(集團(tuán))公司專利中心 51121
• 代理人: 郭純武

1.一種FPGA配置程序的燒寫方法，其特征在于具有如下技術(shù)特征，用計(jì)算機(jī)作為配置器，以帶網(wǎng)絡(luò)接口的PowerPC作為微處理器，將包含接口轉(zhuǎn)換電路的FPGA通過燒寫電纜連接配置器，配置芯片通過Flash接口采用主動(dòng)配置的方式連接FPGA，經(jīng)FPGA雙向Flash接口連接讀寫配置芯片數(shù)據(jù)的微處理器連接在配置器與FPGA之間，組成一個(gè)FPGA配置程序燒寫系統(tǒng)；在燒寫過程中，配置軟件從位于配置器內(nèi)的配置程序文件中讀取配置數(shù)據(jù)，組成包含數(shù)據(jù)長度、配置數(shù)據(jù)、數(shù)據(jù)包編號(hào)、校驗(yàn)和的燒寫請(qǐng)求包，配置軟件通過微處理器和配置器之間的自定義燒寫電纜將燒寫請(qǐng)求包發(fā)送到微處理器；微處理器根據(jù)燒寫請(qǐng)求包的數(shù)據(jù)包編號(hào)，計(jì)算配置數(shù)據(jù)在配置芯片中的地址ADDRESS，將燒寫請(qǐng)求包中的數(shù)據(jù)依次寫入配置芯片的地址空間內(nèi)；寫完后將配置數(shù)據(jù)讀出和寫入的配置數(shù)據(jù)進(jìn)行比較，完成燒寫請(qǐng)求包的校驗(yàn)；校驗(yàn)后，微處理器向配置器發(fā)送燒寫成功確認(rèn)包。

2.?????如權(quán)利要求1所述的FPGA配置程序的燒寫方法，其特征在于，當(dāng)微處理器的60X總線片選信號(hào)有效并且地址線高9位的值為Flash基地址數(shù)值時(shí)，配置芯片的片選信號(hào)Flash使能信號(hào)有效。

3.??如權(quán)利要求1所述的FPGA配置程序的燒寫方法，其特征在于，配置器將配置程序組成的燒寫請(qǐng)求包通過網(wǎng)口、串口或者USB發(fā)送到PowerPC，PowerPC對(duì)數(shù)據(jù)燒寫請(qǐng)求包進(jìn)行第一次校驗(yàn)，對(duì)已通過PowerPC校驗(yàn)的燒寫請(qǐng)求包通過FPGA寫入Flash，對(duì)沒有通過PowerPC校驗(yàn)的燒寫請(qǐng)求包，向配置器發(fā)送包含重發(fā)包編號(hào)的重發(fā)請(qǐng)求包。

4.如權(quán)利要求3所述的FPGA配置程序的燒寫方法，其特征在于，PowerPC向Flash中寫完一包配置數(shù)據(jù)以后，從Flash中讀出剛寫入的配置數(shù)據(jù)和燒寫請(qǐng)求包中的FPGA配置數(shù)據(jù)進(jìn)行第二次校驗(yàn)，配置芯片中的數(shù)據(jù)通過校驗(yàn)后，PowerPC向配置器發(fā)送包含燒寫成功包編號(hào)的燒寫成功確認(rèn)包，如果沒有通過第二次校驗(yàn)，則進(jìn)行重寫，直到通過第二次校驗(yàn)為止。

5.如權(quán)利要求1所述的FPGA配置程序的燒寫方法，其特征在于，微處理器對(duì)已通過PowerPC校驗(yàn)的燒寫請(qǐng)求包，由PowerPC將數(shù)據(jù)寫入Flash，PowerPC根據(jù)燒寫請(qǐng)求包的數(shù)據(jù)包號(hào)，計(jì)算配置數(shù)據(jù)在配置芯片中的地址ADDRESS，將每包數(shù)據(jù)的起始地址ADDRESS為包號(hào)乘以N，N為自然數(shù)。

6.如權(quán)利要求1所述的FPGA配置程序的燒寫方法，其特征在于，嵌入在FPGA程序中，將PowerPC的60X總線轉(zhuǎn)換為配置芯片接口的接口轉(zhuǎn)換電路，包括，相連比較器（201）輸入端的Flash基地址（202）和PowerPC地址總線31到23位，比較器（201）的輸出端和PowerPC片選信號(hào)反向器（203）輸出相連與門，與門輸出端上的反向器輸出Flash使能信號(hào)，F(xiàn)lash使能信號(hào)傳輸?shù)脚渲眯酒現(xiàn)lash的讀寫使能輸入端口。

7.如權(quán)利要求1所述的FPGA配置程序的燒寫方法，其特征在于，配置器讀取FPGA的配置程序文件數(shù)據(jù)，將配置程序文件數(shù)據(jù)打包發(fā)送給微處理器，微處理器通過FPGA中的接口轉(zhuǎn)換電路將配置程序文件數(shù)據(jù)寫入與FPGA連接的配置配置芯片中。

8.如權(quán)利要求1所述的FPGA配置程序的燒寫方法，其特征在于，配置器通過網(wǎng)口、串口或者USB將燒寫請(qǐng)求包發(fā)送給微處理器，由微處理器將網(wǎng)口、串口或者USB接收到的配置芯片燒寫請(qǐng)求包進(jìn)行校驗(yàn)，PowerPC校驗(yàn)燒寫請(qǐng)求包，PowerPC通過FPGA將數(shù)據(jù)寫入燒寫Flash，PowerPC寫完燒寫請(qǐng)求包的配置數(shù)據(jù)后，將剛寫入配置芯片中的數(shù)據(jù)依次讀出，同時(shí)將上述讀出和寫入的數(shù)據(jù)進(jìn)行比較，如果比較一致PowerPC向配置發(fā)送燒寫成功確認(rèn)包。

9.如權(quán)利要求1所述的FPGA配置程序的燒寫方法，其特征在于，微處理器寫完燒寫請(qǐng)求包的配置數(shù)據(jù)后，將剛寫入配置芯片中的數(shù)據(jù)依次讀出，同時(shí)將上述讀出和寫入的數(shù)據(jù)進(jìn)行比較，如果不一致則回到PowerPC校驗(yàn)的燒寫請(qǐng)求包，重新將數(shù)據(jù)寫入配置芯片，直至比較一致為止。

10.如權(quán)利要求1所述的FPGA配置程序的燒寫方法，其特征在于，PowerPC計(jì)算出燒寫請(qǐng)求包的累加和，并將累加和與燒寫請(qǐng)求包中的校驗(yàn)和比較，如果比較一致則將燒寫請(qǐng)求包中的FPGA配置數(shù)據(jù)字段通過FPGA寫入配置芯片F(xiàn)lash中；如果累加和與燒寫請(qǐng)求包中的校驗(yàn)和不一致，則由PowerPC向配置器發(fā)送包格式的重發(fā)請(qǐng)求包，直到PowerPC收到正確的燒寫請(qǐng)求包。