[發明專利]數據處理器中的分支目標緩存器尋址

有效

• 申請號: 201210201083.1
• 申請日: 2012-06-15
• 公開（公告）號: CN102841777A
• 公開（公告）日: 2012-12-26
• 發明（設計）人: T·M·特蘭;E·J·吉斯克;M·B·席茲勒
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 金曉

1.一種數據處理器，包括：

分支目標緩存器BTB，包括按路線分組的多個BTB條目，其中，所述多個路線的一個路線中的BTB條目包括短標簽地址，并且所述多個路線的另一個路線中的BTB條目包括完整標簽地址。

2.根據權利要求1的處理器，進一步包括：

所述多個路線的一個路線中的BTB條目包括短目標地址，并且所述多個路線的另一個路線中的BTB條目包括完整目標地址。

3.根據權利要求1的處理器，進一步包括：

控制與接口單元，所述控制與接口單元被配置為：

跟蹤在所述BTB中分配的位于相同頁面上的分支指令條目的數目；

保持相同頁面狀態計數器以指示位于相同頁面上的先前接收的分支指令的數目；

其中，當分支指令條目的數目達到閥值數目時，如果條目還不在頁面地址緩存器中，則所述BTB在所述頁面地址緩存器中分配條目。

4.根據權利要求1的處理器，進一步包括：

頁面地址緩存器，包括用于與所述短標簽地址相關的多個先前接收的分支指令的頁面地址部分的條目；

其中，包括所述短標簽地址的所述BTB中的條目進一步包括用于選擇頁面地址緩存器中的多個條目中的一個條目的選擇字段。

5.根據權利要求1的處理器，進一步包括：

所述BTB條目包括短目標地址；

頁面目標地址緩存器，包括用于分支指令的多個先前接收的目標地址的頁面地址部分的條目；以及

所述BTB條目包括用于選擇所述頁面目標地址緩存器中的多個條目中的一個條目的目標選擇字段。

6.根據權利要求2的處理器，其中：

所述BTB被配置為：

針對所述短目標地址，將具有相同頁面地址的當前分支指令的頁面地址部分與所選擇的短目標地址級聯，以確定用于所述指令的分支目標地址。

7.根據權利要求5的處理器，其中所述BTB被配置為：

將從所述頁面目標地址緩存器先前接收的具有相同頁面地址的頁面地址部分或當前分支指令的頁面地址部分與選擇的短目標地址級聯，以確定用于所述當前分支指令的分支目標地址。

8.一種數據處理器，包括：

組相關聯分支目標緩存器BTB陣列，包括按路線分組的多個BTB條目組，其中，所述多個路線的第一路線的各組中的BTB條目包括短標簽地址字段，所述多個路線的第二路線的各組中的BTB條目包括完整標簽地址字段。

9.根據權利要求8的處理器，進一步包括：

控制與接口單元，所述控制與接口單元被配置為：

保持相同頁面狀態計數器以指示位于相同頁面上的分支指令的數目；以及

頁面地址緩存器，包括用于所述位于相同頁面上的多個分支指令的頁面地址條目。

10.根據權利要求8的處理器，其中，為所述短標簽地址字段分配的位的數目是由以下數目組成的組中的一個：小于為所述完整標簽地址字段分配的位的數目，以及基于存儲器管理單元MMU的頁面地址。

11.根據權利要求8的處理器，進一步包括：

第一比較器，被配置為接收來自輸入指令的短標簽地址以及來自包括所述短標簽地址字段的多個路線中的所選擇的組的短標簽地址，所述第一比較器還被配置為輸出短路線標簽匹配信號，所述短路線標簽匹配信號指示來自輸入指令的短標簽地址是否等于來自所述包括所述短標簽地址字段的多個路線中的所選擇的組的短標簽中的一個短標簽。

12.根據權利要求11的處理器，所述處理器進一步包括：

頁面地址緩存器，被配置為存儲包括來自先前接收的指令地址的頁面地址的條目；

匹配指示符選擇單元，被配置為接收來自所述頁面地址緩存器的條目以及來自包括所述短標簽地址字段的多個路線中的所選擇的組的選擇字段；以及

其中，所述多個路線的第一路線的各組中的BTB條目包括指示針對所選擇的組的頁面地址緩存器中的條目的選擇字段。