[發明專利]高速低功耗真單相時鐘雙模預分頻器

有效

• 申請號: 201210199062.0
• 申請日: 2012-06-15
• 公開（公告）號: CN102710259A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 尹喜珍;石堅;甘業兵;錢敏;馬成炎
• 申請（專利權）人: 江蘇物聯網研究發展中心
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 曹祖良

1.高速低功耗真單相時鐘雙模預分頻器，其特征是：包括由多個靜態CMOS?D觸發器組成的觸發器單元（41）、模式切換控制單元（42）和自適應功耗控制單元（43），靜態CMOS?D觸發器采用同步觸發，靜態CMOS?D觸發器的時鐘輸入端（CK）接輸入時鐘（Fin），靜態CMOS?D觸發器的D端接模式切換控制單元（42）的輸出；模式切換控制單元（42）的輸入接分頻及模式控制端和觸發器單元（41）的輸出；自適應功耗控制單元（43）的輸入接模塊電源關斷控制字（NSHD）和模式切換控制單元（42）的輸出。

2.如權利要求1所述高速低功耗真單相時鐘雙模預分頻器，其特征是，所述自適應功耗控制單元（43）的輸出連接每個靜態CMOS?D觸發器的電源關斷端（PD），分別對靜態CMOS?D觸發器實現關斷控制。

3.如權利要求2所述高速低功耗真單相時鐘雙模預分頻器，其特征是，所述觸發器單元（41）包括4個真單相時鐘的D觸發器，D觸發器采用有比邏輯電路。

4.如權利要求3所述高速低功耗真單相時鐘雙模預分頻器，其特征是，所述模式切換控制單元（42）用于切換雙模預分頻器的分頻比P、P+1，控制雙模預分頻器使之工作在P或P+1模式，其中P為4或8，完成工作分頻比配置。

5.如權利要求4所述高速低功耗真單相時鐘雙模預分頻器，其特征是，所述自適應功耗控制單元（43）根據預分頻的分頻比為4時，關斷第3個、第4個D觸發器，分頻比為8時，關斷第3個D觸發器。

6.如權利要求3所述高速低功耗真單相時鐘雙模預分頻器，其特征是，所述觸發器單元（41）包括第一D觸發器（DFF1）、第二D觸發器（DFF2）、第三D觸發器（DFF3）、第四D觸發器（DFF4），模式切換控制單元（42）包括或門（I1）、第一與非門（I2）、第二與非門（I3）、第一雙路選擇器（I4）、第二雙路選擇器（I5），自適應功耗控制單元（43）包括非門（I7）、第四與非門（I8），模式切換控制單元（42）和自適應功耗控制單元（43）共用第三與非門（I6）；第一D觸發器（DFF1）的D端連接第一與非門（I2）的輸出，第一D觸發器（DFF1）的Q端接第二D觸發器（DFF2）的D端和第二雙路選擇器（I5）的第二輸入端，第一D觸發器（DFF1）的電源關斷端（PD）接非門（I7）的輸出，第一D觸發器（DFF1）的QN端接第四D觸發器（DFF4）的CK，第二D觸發器（DFF2）的Q端接第一與非門（I2）的輸入，第二D觸發器（DFF2）的電源關斷端（PD）接非門（I7）的輸出，第二D觸發器（DFF2）的QN端接第二與非門（I3）的輸入，第三D觸發器（DFF3）的D端接第二與非門（I3）的輸出，第三D觸發器（DFF3）的Q端接或門（I1）的輸入，第三D觸發器（DFF3）的電源關斷端（PD）接第三與非門（I6）的輸出，所述第一D觸發器（DFF1）的CK端、第二D觸發器（DFF2）的CK端、第三D觸發器（DFF3）的CK端連接輸入時鐘（Fin），第四D觸發器（DFF4）的D端接自身的QN端，第四D觸發器（DFF4）的Q端接第一雙路選擇器（I4）的第一輸入端和第二雙路選擇器（I5）的第一輸入端，第四D觸發器（DFF4）的電源關斷端（PD）接第四與非門（I8）的輸出，或門（I1）的輸出連接第一與非門（I2）的輸入，第二與非門（I3）輸入還連接分頻比控制字（MC）和第一雙路選擇器（I4）輸出，第一雙路選擇器（I4）第二輸入端接分頻比控制字（MC），第一雙路選擇器（I4）選擇端和第二雙路選擇器（I5）選擇端接模式控制字（SW），第二雙路選擇器（I5）輸出端輸出模塊輸出時鐘（Fout），第三與非門（I6）輸入端連接第一雙路選擇器（I4）輸出、分頻比控制字（MC）、模塊電源關斷控制字（NSHD），非門（I7）輸入接模塊電源關斷控制字（NSHD），第四與非門（I8）輸入接模塊電源關斷控制字（NSHD）和模式控制字（SW）；其中第一D觸發器（DFF1）、第二D觸發器（DFF2）、第三D觸發器（DFF3）和或門（I1）、第一與非門（I2）、第二與非門（I3）構成4/5雙模預分頻器，而加上當作2分頻的第四D觸發器（DFF4）和第一雙路選擇器（I4）、第二雙路選擇器（I5），則構成8/9雙模預分頻器；模式控制字（SW）通過控制第四與非門（I8）來打開或關閉第四D觸發器（DFF4），同時通過選擇第一雙路選擇器（I4）、第二雙路選擇器（I5）的輸出，來完成4/5或8/9工作模式的切換；分頻比控制字（MC）控制第三與非門（I6）和模式控制字（SW）控制第四與非門（I8），實現自適應的功耗控制，當模式控制字（SW）為高電平時，分頻比控制字（MC）為低電平時，預分頻工作在8分頻，此時，第三與非門（I6）輸出高電平關斷第三D觸發器（DFF3），節能25%；當模式控制字（SW）和分頻比控制字（MC）都為低電平時，預分頻器工作在4分頻，此時第三與非門（I6）輸出高電平關斷第三D觸發器（DFF3），第四與非門（I8）輸出高電平關斷第四D觸發器（DFF4），節能50%。