[發明專利]一種表面等離子激元波導

有效

• 申請號: 201210195451.6
• 申請日: 2012-06-14
• 公開（公告）號: CN102736172A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 王健;向超;桂成程;劉勇豪
• 申請（專利權）人: 華中科技大學
• 主分類號: G02B6/122
• 分類號: G02B6/122;G02B6/10
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 曹葆青

技術領域

本發明屬于波導技術，具體涉及一種表面等離子激元波導。

背景技術

表面等離子激元波導（SPP?WG）是未來高集成光路的理想候選之一，它能將模場限制在金屬-電介質表面的狹小區域內，突破光的衍射極限，從而可以大大減小波導中光場的模場面積，為進一步減小未來光路元件的尺寸提供了可能。同時，由于具有極小的模場面積，它能夠提供極高的能量密度，可以在眾多需要高能量密度的非線性應用中發揮巨大的潛力，如全光開關，全光波長轉換等，因而近年來受到越來越多的關注。

表面等離子激元波導的結構種類繁多，如金屬薄片、金屬納米棒、電介質基底上的金屬條、金屬狹縫波導等等，這些結構的表面等離子激元波導沒有能夠很好地解決模場限制與金屬吸收損耗之間的平衡問題，導致在實際應用中總是會受到模場限制不足或者吸收損耗過大的制約，很難將它應用于目前理論研究較為成熟的非線性光學應用中。最近一種混合表面等離子激元波導給這二者的平衡帶來了新的希望，它能在具有很好模場限制的前提下減小損耗，從某種意義上說可以突破上述制約。不過，其損耗依然隨模場限制增強而增大。同時，已經提出的混合表面等離子激元波導僅能獲得100μm到1mm量級的傳播長度，很難繼續減小損耗進而提高傳播長度，以滿足高集成光路以及全光信號處理的相關功能性要求。所以，當模場被限制在幾十nm甚至幾nm的微小尺度范圍內時，需要對該混合表面等離子激元波導進行重新設計以保持較低的損耗特性。

發明內容

本發明的目的是提供一種具有新型結構的表面等離子激元波導，使之具有很低的損耗，并能適用于全光信號處理。

本發明提供的一種表面等離子激元波導，其特征在于，傳統縫波導的低折射率電介質縫區域變更為夾層結構，該夾層結構的兩側仍為低折射率電介質層，中心為金屬材料層，使得模場能被限制在夾層中金屬兩側的兩個低折射率電介質層區域；所述夾層結構兩側設置有高折射率電介質層；兩個高折射率電介質層、兩個低折射率電介質層以及金屬層構成“高折射率電介質-低折射率電介質-金屬-低折射率電介質-高折射率電介質”的疊層結構，所述疊層結構水平橫放或豎直疊置在基底層上。

作為上述技術方案的改進，所述金屬材料層在疊置方向上的長度為5nm至50nm。

作為上述技術方案的進一步改進，所述低折射率電介質層的在疊置方向上的長度為5nm至50nm。

作為上述技術方案的更進一步改進，所述金屬材料層為包括金、銀或鋁在內的常用金屬材料。

本發明提供的表面等離子激元波導利用了表面等離子激元模式和傳統縫波導模式的混合。在傳統縫波導基礎上，加入中心金屬層，利用金屬-電介質表面等離子激元效應，進一步增強模式局域性。另外，利用薄金屬層長程表面等離子激元效應以減小金屬的吸收損耗，從而得到很長的傳播長度(能到達1mm以上)。

具體而言，本發明具有如下有益效果：

1、本發明采用表面等離子體效應增強的縫波導，進一步減小了縫波導的模場尺寸，提高了能量密度，使之適于全光非線性信號處理的需要。

2、本發明可以與互補金屬氧化物半導體（CMOS）工藝兼容，能夠在現有硅基制作平臺上進行制作。

3、本發明采用的波導區域材料可以靈活選擇，比如選擇具有很高的非線性折射率系數n₂的材料適于克爾效應的應用，或選擇很高雙光子吸收系數β_TPA的材料適于雙光子吸收效應的應用等等，這可以進一步提高非線性應用的效率。

附圖說明

圖1是本發明提供的混合表面等離子激元波導（疊層結構水平橫放在基底層上）的結構圖；

圖2是本發明提供的混合表面等離子激元波導（疊層結構豎直疊置在基底層上）的結構圖

圖3是本發明實例提供的混合表面等離子激元波導在波長1550nm時歸一化模場能流密度沿x方向（y=0）的分布（疊層結構水平橫放在基底層上）。

具體實施方式