[發(fā)明專利]用于FinFET器件的具有共形多晶硅層的復(fù)合偽柵極

有效

• 申請(qǐng)?zhí)枺?/td>: 201210195125.5
• 申請(qǐng)日: 2012-06-13
• 公開（公告）號(hào): CN103219367A
• 公開（公告）日: 2013-07-24
• 發(fā)明（設(shè)計(jì)）人: 黃淵圣;解子顏;張銘慶;陳昭成;陳嘉仁
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L29/423
• 分類號(hào): H01L29/423;H01L29/78;H01L21/28;H01L21/336
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于FinFET器件的復(fù)合偽柵極。

背景技術(shù)

半導(dǎo)體集成電路(IC)產(chǎn)業(yè)經(jīng)歷了快速發(fā)展。IC材料和設(shè)計(jì)方面的技術(shù)進(jìn)步產(chǎn)生了IC代，其中每個(gè)代都具有比上一個(gè)代更小和更復(fù)雜的電路。然而，這些進(jìn)步增加了加工和生產(chǎn)IC的復(fù)雜度，因此，為了實(shí)現(xiàn)這些進(jìn)步，需要IC加工和生產(chǎn)方面中的同樣發(fā)展。在集成電路發(fā)展過程中，功能密度(即每芯片面積上互連器件的數(shù)量)大幅增加了而幾何尺寸(即使用制造工藝可以做出的最小的元件(或線))降低了。

隨著這種按比例縮小進(jìn)步的發(fā)生，來自于制造和設(shè)計(jì)議題的挑戰(zhàn)導(dǎo)致了三維設(shè)計(jì)的發(fā)展，諸如鰭狀場(chǎng)效應(yīng)晶體管(FinFET)器件。典型的FinFET器件由延伸自襯底的薄“鰭片”(或者鰭狀結(jié)構(gòu))制造而成。鰭片一般包括硅并且形成了晶體管器件的主體。在這種垂直鰭片中形成晶體管的溝道。在鰭片上方(例如，包裹)提供了柵極。這種類型的柵極允許更大的溝道控制。FinFET器件的其他優(yōu)勢(shì)包括降低的短溝道效應(yīng)和更高的電流。但是，用于制造FinFET器件的柵極的常規(guī)工藝可以導(dǎo)致不良的柵極組合。

因此，雖然制造FinFET器件的現(xiàn)有方法對(duì)于其預(yù)期的目的已經(jīng)是大體上足夠的，但是其沒有在每個(gè)方面都完全令人滿意。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體器件，包括：晶體管，包括：半導(dǎo)體層，設(shè)置在襯底上方，所述半導(dǎo)體層具有鰭狀結(jié)構(gòu)；柵極介電層，包裹至少一部分的所述半導(dǎo)體層；多晶硅層，以共形方式設(shè)置在所述柵極介電層上方；以及金屬柵電極層，設(shè)置在所述多晶硅層上方。

在上述半導(dǎo)體器件中，其中，所述多晶硅層具有基本上恒定的厚度。

在上述半導(dǎo)體器件中，其中，所述晶體管是n-型FinFET器件。

在上述半導(dǎo)體器件中，其中，所述晶體管是n-型FinFET器件，還包括鄰近所述n-型FinFET器件設(shè)置的p-型FinFET器件，其中，所述p-型FinFET器件不包括多晶硅層。

在上述半導(dǎo)體器件中，其中，至少一部分的所述柵極介電層形成在介電隔離部件上。

在上述半導(dǎo)體器件中，其中，所述柵極介電層、所述多晶硅層、以及所述金屬柵電極層共同地設(shè)置在層間介電(ILD)層旁邊。

在上述半導(dǎo)體器件中，其中，所述柵極介電層包含高-k介電材料。

根據(jù)本發(fā)明的另一方面，還提供了一種FinFET半導(dǎo)體器件，包括：鰭狀結(jié)構(gòu)，形成在襯底上方；柵極介電層，至少部分地包裹所述鰭狀結(jié)構(gòu)的一部分，所述柵極介電層包含高-k柵極介電材料；多晶硅層，共形地形成在所述柵極介電層上；以及金屬柵電極層，形成在所述多晶硅層上方。

在上述FinFET半導(dǎo)體器件中，其中，所述多晶硅層位于所述柵極介電層之上的部分的厚度與所述多晶硅層位于所述鰭狀結(jié)構(gòu)底部附近的部分的厚度基本上相同。

在上述FinFET半導(dǎo)體器件中，其中，所述FinFET半導(dǎo)體器件是n-型FinFET。

在上述FinFET半導(dǎo)體器件中，其中，所述FinFET半導(dǎo)體器件是n-型FinFET，其中，所述FinFET半導(dǎo)體器件鄰近p-型FinFET設(shè)置，所述p-型FinFET包括柵極介電層和金屬柵電極層，但不包括多晶硅層。

在上述FinFET半導(dǎo)體器件中，其中所述襯底包括介電隔離部件；所述鰭狀結(jié)構(gòu)延伸到所述介電隔離部件之上；以及所述柵極介電層部分地位于所述介電隔離部件的上方。

在上述FinFET半導(dǎo)體器件中，還包括鄰近于所述柵極介電層、所述多晶硅層、和所述金屬柵電極層的層間介電(ILD)層。

根據(jù)本發(fā)明的又一方面，還提供了一種制造FinFET器件的方法，包括：提供鰭狀結(jié)構(gòu)，所述鰭狀結(jié)構(gòu)包含半導(dǎo)體材料；在所述鰭狀結(jié)構(gòu)上方形成柵極介電層，所述柵極介電層至少部分地包裹所述鰭狀結(jié)構(gòu)；在所述柵極介電層上方形成多晶硅層，其中，以共形方式形成所述多晶硅層；以及在所述多晶硅層上方形成偽柵極層。

在上述方法中，其中，所述多晶硅層位于所述柵極介電層之上的部分的厚度基本上等于所述多晶硅層位于所述鰭狀結(jié)構(gòu)底部附近的部分的厚度。

在上述方法中，其中，所述柵極介電層包含高-k介電材料。

在上述方法中，還包括：使所述偽柵極層圖案化以限定出多個(gè)偽柵極；用層間介電(ILD)層填充位于所述偽柵極之間的間隔；以及采用拋光工藝使所述偽柵極和所述ILD層平坦化。