[發明專利]垂直選擇管、存儲單元、三維存儲器陣列及其操作方法

無效

• 申請號: 201210193863.6
• 申請日: 2012-06-12
• 公開（公告）號: CN102751436A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 潘立陽;袁方
• 申請（專利權）人: 清華大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24;G11C13/00
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

技術領域

本發明涉及半導體設計及制造方法領域，特別涉及一種垂直選擇管、具有該垂直選擇管的存儲單元、由該存儲單元構成的三維存儲器陣列結構及其操作方法。

背景技術

阻變存儲器（RRAM）作為一種新型的不揮發存儲技術，由于其存儲密度高、功耗低、讀寫速度快、數據保持時間長、多值實現、單元面積、與CMOS工藝兼容等優越性能而備受關注。其中，可實現三維集成的阻變存儲器成為高密度存儲器的研究焦點。但三維存儲器的多層堆疊結構，導致存儲單元之間、層與層之間出現串擾、泄漏電流以及工藝制造困難等問題。

1T1R（One?Transistor?One?Resistor）結構和1D1R（One?Diode?One?Resistor）結構1T1R結構是目前三維阻變存儲器的主流單元結構。1T1R結構即一個MOS晶體管與一個可變電阻串聯，晶體管起選擇和隔離的作用。但是晶體管屬于有源器件，需在前端工藝完成，且最小單元面積受晶體管制約，不利于存儲器的高密度三維堆疊。1D1R結構即一個二極管與一個可變電阻串聯，由二極管的整流特性實現對電阻的選擇。二極管的高正向電流密度、高開關電流比和工藝兼容性是重要的選擇標準。基于單晶Si材料的二極管電流密度和整流比較高，但工藝溫度較高，且不易在金屬電極上制造；基于氧化物的二極管雖工藝兼容性好，但正向電流密度并不理想。

因此，需要基于新型的選擇管器件的阻變存儲器，從而實現簡化存儲單元結構，并擺脫其對硅襯底的依賴，實現多層堆疊，達到三維高密度存儲等目的。

發明內容

本發明的目的旨在至少解決上述技術問題之一，提供一種垂直選擇管、具有該垂直選擇管的存儲單元、由該存儲單元構成的三維阻變存儲器陣列結構及其操作方法，在保證存儲器電學性能的條件下，簡化存儲單元結構，提高存儲密度。

為達到上述目的，本發明第一方面提供一種垂直選擇管，包括：上電極；下電極；形成在所述下電極和上電極之間且依次垂直堆疊的第一半導體層、第二半導體層、第三半導體層和第四半導體層；和分別形成在所述第二半導體層的兩個相對側面的兩個柵堆疊。其中，所述第一半導體層和第三半導體層為第一類型摻雜，所述第二半導體層和第四半導體層為第二類型摻雜，所述第二半導體層的摻雜濃度分別低于所述第一半導體層和第三半導體層的摻雜濃度，以使所述第一半導體層、第二半導體層、第三半導體層和所述兩個柵堆疊形成垂直的雙柵MOS晶體管，所述第三半導體層和第四半導體層形成垂直的二極管。

在本發明的一個實施例中，所述第一半導體層、第二半導體層、第三半導體層和第四半導體層的材料為摻雜的多晶硅或摻雜的多晶鍺。相對于需要高溫工藝制備的單晶材料，多晶材料可以通過外延等方法在較低溫度下制備，故采用多晶材料制備的選擇管不會影響其電阻元件或其他器件的性能。

在本發明的一個實施例中，所述第一半導體層、第二半導體層、第三半導體層和第四半導體層每層的厚度為10-200nm。

在本發明的一個實施例中，所述第二半導體層和第三半導體層的厚度大于所述第一半導體層和第四半導體層的厚度。這種柵控的PNPN選擇管可近似為兩個寄生雙極性晶體管相互作用而導致工作時形成閂鎖效應，因此增加中間兩層的厚度，相當于增加兩個雙極管的基區厚度，從而減小雙極管的放大倍數，抑制閂鎖效應。

本發明第二方面提供一種存儲單元，包括：阻變單元；選擇管，所述選擇管為本發明第一方面所述的垂直選擇管，且所述選擇管與所述阻變單元相互串聯。

在本發明的一個實施例中，所述阻變單元為形成在所述垂直選擇管的上電極或下電極表面的薄膜存儲介質。

在本發明的一個實施例中，所述阻變單元的材料包括Ni_xO_y、Nb_xO_y、Ti_xO_y、Hf_xO_y、Mg_xO_y、Co_xO_y、Cr_xO_y、V_xO_y、Zn_xO_y、Al_xO_y、Zr_xO_y、Al_xN_y，其中，x、y的范圍為0-1。