[發明專利]在角應力消除區域上方具有探針焊盤的半導體芯片

有效

• 申請號: 201210192136.8
• 申請日: 2012-06-11
• 公開（公告）號: CN102881661A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 楊宗穎;陳憲偉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L23/58
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明總體涉及半導體芯片設計，更具體地，涉及在半導體芯片中的角應力消除區域上具有探針焊盤的半導體芯片。

背景技術

在集成電路(IC)制造中，半導體晶圓通常包括：在相鄰半導體芯片之間的劃線區域(scribe?line?region)中的多條測試線。每條測試線均包括連接至多個被測器件(DUT)的多個探針焊盤，該被測器件的結構與通常用在電路區域中的集成電路產品類似。通常使用相同工藝步驟同時在測試線的劃線區域中形成DUT作為功能電路。探針焊盤通常為位于測試線上方的平坦、方形金屬表面，通過該測試線可以將測試激勵(test?stimuli)施加給相應DUT。通常利用DUT的參數測試結果監控、改善、和改進半導體制造工藝。通常使用測試結構關于測試線的成品率預測電路區域中的功能集成電路的成品率。

制造完以后，從劃線區域切割半導體晶圓，從而分離半導體芯片，從而能夠獨立封裝半導體芯片中的每個。因此，損壞了劃線區域中的探針焊盤和DUT。在切割工藝以后，不可實施DUT的參數測試，以預測電路區域中的功能集成電路的成品率。實際上不能精確控制切割以后的獨立半導體芯片的成品率。

發明內容

為解決上述問題，本發明提供了一種半導體芯片，包括：電路區域和角應力消除CSR區域，CSR區域為半導體芯片的角部；被測器件DUT結構或者功能電路，被設置在電路區域上方；探針焊盤，被設置在CSR區域上方；以及金屬線，從電路區域延伸至CSR區域，從而將探針焊盤電連接至DUT結構或功能電路。

其中，探針焊盤占用具有多條邊的基本上為矩形的區域，每條長邊具有長度D1，每條短邊具有長度D2，其中，長度D1和長度D2在從約10μm至約20μm的范圍內。

此外，本發明還提供了一種半導體芯片，包括：電路區域和角應力消除CSR區域，CSR區域為半導體芯片的角部；增強結構，被設置在電路區域和CSR區域之間；至少兩個探針焊盤，被設置在CSR區域上方；以及金屬線，從電路區域延伸，穿過增強結構，并且連接至位于CSR區域中的至少兩個探針焊盤中的一個。

其中，增強結構包括多個堆疊的金屬化層和通孔層，金屬線位于金屬化層中的一個中，并且與增強結構電隔離。

其中，金屬線從上面穿過增強結構。

其中，金屬線從下面穿過增強結構。

其中，金屬線位于與至少一個探針焊盤相同的層中。

其中，CSR區域包括多個堆疊的金屬化層和通孔層，至少兩個探針焊盤和金屬線位于最頂部的金屬化層中。

其中，至少兩個探針焊盤中的每一個均占用具有多條邊的基本上為矩形的區域，每條長邊具有長度D1，每條短邊具有長度D2，長度D1和長度D2在從約10μm至約20μm的范圍內。

其中，CSR區域占用具有直角邊的基本上為直角三角形的區域，直角邊分別具有長度L1和長度L2，并且長度D1和長度D2與長度L1和長度L2的比率在從約20％至約50％的范圍內。

該半導體芯片進一步包括：多個堆疊的金屬化層和通孔層，位于至少兩個探針焊盤中的一個的下方，并且金屬線位于金屬化層中的一個中。

該半導體芯片進一步包括：被測器件DUT結構或功能電路，被設置在電路區域上方，通過金屬線電連接至至少兩個探針焊盤中的一個。

該半導體芯片進一步包括：密封環區域，圍繞電路區域和CSR區域，密封環區域包括被設置在密封環區域上方的第二組探針焊盤。

此外，還提供了一種半導體芯片，包括：電路區域、角應力消除CSR區域、以及密封環區域，密封環區域圍繞電路區域和CSR區域；密封環結構，被設置在密封環區域上方；增強結構，被設置在電路區域和CSR區域之間，并且連接至密封環結構的多側，增強區域包括多個堆疊的金屬化層和通孔層；探針焊盤，被設置在CSR區域的上方；以及金屬線，從電路區域延伸，穿過增強結構，并且連接至位于CSR區域中的探針焊盤，其中，金屬線位于金屬化層中的一個的相同層中。

其中，金屬線位于與探針焊盤相同的層中。

該半導體芯片進一步包括：被測器件DUT結構或者功能電路，被設置在電路區域上方，通過金屬線電連接至探針焊盤。

其中，探針焊盤占用具有多條邊的基本上為矩形的區域，每條長邊具有長度D1，每條短邊具有長度D2，其中，長度D1和長度D2在從約10μm至約20μm的范圍內。