[發(fā)明專利]半導(dǎo)體器件及其操作方法

有效

• 申請?zhí)枺?/td>: 201210191050.3
• 申請日: 2012-06-11
• 公開（公告）號: CN102820051A
• 公開（公告）日: 2012-12-12
• 發(fā)明（設(shè)計(jì)）人: 白侊虎;樸鎮(zhèn)壽;梁彰元
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063;G11C11/413;G11C11/4193
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363
• 代理人: 俞波;郭放

相關(guān)申請的交叉引用

本申請要求2011年6月9日提交的韓國專利申請的申請?zhí)枮?0-2011-0055530的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及一種半導(dǎo)體器件及其操作方法，更具體而言涉及一種用于控制頁緩沖器(page?buffer)的半導(dǎo)體器件的控制器。

背景技術(shù)

半導(dǎo)體器件包括用于儲存數(shù)據(jù)的存儲器單元陣列和用于儲存存儲器單元陣列中的數(shù)據(jù)或讀取儲存在存儲器單元陣列中的數(shù)據(jù)的多個電路。包括在多個電路中的頁緩沖器響應(yīng)于控制器所產(chǎn)生的頁緩沖器信號來控制與存儲器單元陣列耦接的位線的電壓。

圖1是說明現(xiàn)有的控制器和現(xiàn)有的頁緩沖器的電路圖。

參見圖1，半導(dǎo)體器件包括存儲器單元陣列10、多個頁緩沖器20、以及控制器40。

存儲器單元陣列10包括多個存儲塊。每個存儲塊包括多個單元串，多個單元串每個都耦接在位線BLe或BLo與公共源極線CSL之間。單元串根據(jù)它們的排列順序而分為偶數(shù)單元串STe和奇數(shù)單元串STo。圖1示出包括在存儲塊中的一個中的偶數(shù)單元串STe和奇數(shù)單元串STo。與偶數(shù)單元串STe耦接的位線被稱為偶數(shù)位線BLe、與奇數(shù)單元串STo耦接的位線被稱為奇數(shù)位線BLo。單元串具有相同的構(gòu)造，因而下面將僅以偶數(shù)單元串Ste為例進(jìn)行詳細(xì)描述。

偶數(shù)單元串STe包括串聯(lián)耦接在偶數(shù)位線BLe與公共源極線CSL之間的漏極選擇晶體管DST、多個存儲器單元F0至Fn、以及源極選擇晶體管SST。單元串STe和STo中所包括的漏極選擇晶體管DST的柵極與漏極選擇線DSL耦接，單元串STe和STo中所包括的存儲器單元F0至Fn的柵極與多個字線WL0至WLn耦接，且單元串STe和STo中所包括的源極選擇晶體管SST的柵極與源極選擇線SSL耦接。

頁緩沖器20包括用于選擇位線BLe和BLo中的一個的位線選擇電路30、用于在讀取操作中將選中的位線的電位傳送到感測節(jié)點(diǎn)SO的感測電路22、用于對感測節(jié)點(diǎn)SO預(yù)充電的預(yù)充電電路21、用于儲存數(shù)據(jù)的第一鎖存器25和第二鎖存器26、用于將儲存在第一鎖存器25中的數(shù)據(jù)傳送到感測節(jié)點(diǎn)SO的第一傳送電路23、用于將儲存在第二鎖存器26中的數(shù)據(jù)傳送到感測節(jié)點(diǎn)SO的第二傳送電路24、用于對第一鎖存器25進(jìn)行設(shè)置和復(fù)位的第一設(shè)置/復(fù)位電路27、用于對第二鎖存器26進(jìn)行設(shè)置和復(fù)位的第二設(shè)置/復(fù)位電路28、以及用于對公共節(jié)點(diǎn)CON進(jìn)行放電的放電電路29。

位線選擇電路30包括用于在編程操作中對偶數(shù)位線Ble或奇數(shù)位線Blo進(jìn)行預(yù)充電的位線預(yù)充電電路31以及用于選擇偶數(shù)位線Ble或奇數(shù)位線Blo的選擇電路32。

位線預(yù)充電電路31包括用于響應(yīng)于偶數(shù)預(yù)充電信號DISE對偶數(shù)位線Ble預(yù)充電的第一開關(guān)N01以及用于響應(yīng)于奇數(shù)預(yù)充電信號DISO對奇數(shù)位線BLo預(yù)充電的第二開關(guān)N02。第一開關(guān)N01由耦接在偶數(shù)位線Ble與用于供應(yīng)虛擬電壓VIRPWR的端子之間的NMOS晶體管形成。第二開關(guān)N02由耦接在奇數(shù)位線Ble與用于供應(yīng)虛擬電壓VIRPWR的端子之間的NMOS晶體管。

選擇電路32包括用于響應(yīng)于偶數(shù)選擇信號BSLE選擇偶數(shù)位線Ble的第三開關(guān)N03和用于響應(yīng)于奇數(shù)選擇信號BSLO選擇奇數(shù)位線Blo的第四開關(guān)N04。第三開關(guān)N03和第四開關(guān)N04每個都由NMOS晶體管形成。

感測電路22包括用于響應(yīng)于感測信號PBSENSE將選中的位線與感測節(jié)點(diǎn)SO耦接的第五開關(guān)N05。第五開關(guān)N05由NMOS晶體管形成。

預(yù)充電電路21包括用于響應(yīng)于預(yù)充電信號PRECHb將電源電壓VDD的端子與感測節(jié)點(diǎn)SO耦接并且對感測節(jié)點(diǎn)SO預(yù)充電的第六開關(guān)N06。第六開關(guān)N06由PMOS晶體管形成。

第一鎖存器25包括第一反相器I1和第二反相器I2。第一反相器I1的輸出端子與第二反相器I2的輸入端子耦接，以及第二反相器I2的輸出端子與第一反相器I1的輸入端子耦接。

第二鎖存器26包括第三反相器I3和第四反相器I4。第三反相器I3的輸出端子與第四反相器I4的輸入端子耦接，以及第四反相器I4的輸出端子與第三反相器I3的輸入端子耦接。盡管僅示出兩個鎖存器25和26被包括在圖1的頁緩沖器20中，但是根據(jù)半導(dǎo)體器件、頁緩沖器20中可以包括一個鎖存器或者三個或更多個鎖存器。

第一傳送電路23包括用于響應(yīng)于第一傳送信號TRANM將第一反相器I1的輸出端子與感測節(jié)點(diǎn)SO耦接的第八開關(guān)N08。第八開關(guān)N08由NMOS晶體管形成。