[發明專利]背面接觸形成

有效

• 申請號: 201210190856.0
• 申請日: 2012-06-11
• 公開（公告）號: CN102832192A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 弗洛里安·施密特;邁克爾·齊恩曼
• 申請（專利權）人: NXP股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/538;H01L21/768
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

1.一種半導體，包括：

襯底；

多個布線層和多個電介質層，所述多個布線層和所述多個電介質層形成在襯底上，電介質層將所述多個布線層中相鄰的布線層隔開，布線層實現電路；

第一鈍化層，形成在所述多個布線層上；

第一接觸焊盤，形成在鈍化層中，并且電耦合至電路；

布線，形成在鈍化層上，并且連接至接觸焊盤；以及

貫穿硅通道TSV，貫穿襯底、所述多個布線層、所述多個電介質層、以及鈍化層而形成，TSV電連接至形成于鈍化層上的布線，除了形成在鈍化層上的金屬布線所提供的連接以外，TSV與布線層電隔離。

2.根據權利要求1所述的半導體，還包括：第二接觸焊盤，形成在襯底下方并且電耦合至TSV。

3.根據權利要求1所述的半導體，其中，TSV包括：

金屬板，形成在所述多個布線層中的每一個布線層中；以及

相應的通道，貫穿將所述多個布線層中相鄰的布線層隔開的每個電介質層，每個通道連接所述多個布線層中相鄰布線層中的金屬板。

4.根據權利要求3所述的半導體，其中，TSV還包括：貫穿襯底而形成并且與所述多個布線層中處于底部的布線層中形成的金屬板電耦合的通道。

5.根據權利要求1所述的半導體，還包括：第二鈍化層，形成在金屬接觸焊盤上以及形成在第一鈍化層上形成的布線上。

6.根據權利要求4所述的半導體，其中，貫穿襯底而形成并且與所述多個布線層中處于底部的布線層中形成的金屬板電耦合的通道是圓錐形的。

7.根據權利要求1所述的半導體，其中，貫穿襯底而形成的TSV與襯底電隔離。

8.一種形成多個半導體的方法，包括：

形成多個相同的半導體管芯，每個管芯包括：

襯底；

多個布線層和多個電介質層，電介質層將所述多個布線層中相鄰的布線層隔開，布線層實現電路；

鈍化層，形成在所述多個布線層上；

正面接觸焊盤，形成在鈍化層中，并且電耦合至電路；以及

通道堆疊，貫穿所述多個布線層和所述多個電介質層而形成，并且與布線層所實現的電路電隔離；以及

針對包括至少一個管芯的所述多個相同半導體管芯的每個第一子集，使電路與通道堆疊電隔離；以及

針對所述多個相同半導體管芯的每個第二子集，通過執行以下步驟來形成背面接觸，第二子集與第一子集彼此排除并且包括至少一個管芯，所述步驟包括：

形成第一通道，第一通道貫穿鈍化層并且電耦合至通道堆疊；

在鈍化層上形成布線，布線將正面接觸焊盤電耦合至第一通道；以及

形成第二通道，第二通道從襯底的背面開始延伸并貫穿襯底，第二通道電耦合至通道堆疊。

9.根據權利要求8所述的方法，還包括：針對第二子集中的每個管芯，在正面接觸焊盤上，以及在所述至少一個管芯的鈍化層頂部形成的布線上，形成第二鈍化層。

10.根據權利要求8所述的方法，還包括：針對第二子集中的每個管芯，在所述至少一個管芯的襯底的背面形成背面接觸焊盤，背面接觸焊盤電耦合至第二通道。

11.根據權利要求10所述的方法，還包括：

在相應的第一半導體封裝中，封裝第一子集的每個管芯，第一半導體封裝具有線鍵合至正面接觸焊盤的外部接觸；以及

在相應的第二半導體封裝中，封裝第二子集的每個管芯，第二半導體封裝具有線鍵合至背面接觸焊盤的外部接觸。

12.根據權利要求8所述的方法，其中，貫穿所述多個接層和所述多個電介質層而形成的通道堆疊與襯底電隔離。