[發明專利]一種集成電路的制作方法

有效

• 申請號: 201210189838.0
• 申請日: 2012-06-08
• 公開（公告）號: CN103489830A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 潘光燃
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

1.一種集成電路的制作方法，其特征在于，包括：

在襯底上形成N阱和P阱；

在所述N阱和所述P阱的場區上依次形成場氧化層、第一多晶硅層圖形和絕緣介質層圖形，所述第一多晶硅層圖形包括：位于所述場氧化層上的雙多晶電容的下極板和第一多晶硅層電阻，所述第一多晶硅層電阻包括第一多晶硅層低值電阻和第一多晶硅層高值電阻；

在所述N阱和所述P阱的有源區上形成柵氧化層；

在所述柵氧化層、所述場氧化層和所述絕緣介質層圖形上，形成第二多晶硅層圖形，所述第二多晶硅層圖形包括：位于所述柵氧化層上的多晶硅柵，位于所述場氧化層上的第二多晶硅層低值電阻，位于所述絕緣介質層上的雙多晶電容的上極板；

在所述有源區形成源漏區。

2.根據權利要求1所述的方法，其特征在于，在所述N阱和所述P阱的場區上依次形成場氧化層、第一多晶硅層圖形和絕緣介質層圖形；在所述N阱和所述P阱的有源區上形成柵氧化層包括：

在所述N阱和P阱上形成場氧化層和覆蓋在所述N阱和P阱有源區上的犧牲氧化層；

在所述場氧化層和犧牲氧化層上形成多晶硅層；

對所述多晶硅層進行摻雜，形成低濃度摻雜區域和高濃度摻雜區域，所述低濃度摻雜區域用于形成所述高值電阻，所述高濃度摻雜區域用于形成所述雙多晶電容的下極板和低值電阻；

在所述多晶硅層上形成絕緣介質層；

通過構圖工藝在所述場氧化層上形成所述雙多晶電容的下極板、高值電阻、低值電阻和位于所述雙多晶電容的下極板、高值電阻、低值電阻上的所述絕緣介質層圖形；

去除所述犧牲氧化層，在所述有源區表面生成柵氧化層并同時對所述絕緣介質層圖形進行高溫致密。

3.根據權利要求2所述的方法，其特征在于，所述在所述多晶硅層上形成絕緣介質層包括：

在所述多晶硅層上淀積二氧化硅膜層；

在所述二氧化硅膜層上淀積氮化硅膜層。

4.根據權利要求1所述的方法，其特征在于，所述在所述柵氧化層、所述場氧化層和所述絕緣介質層圖形上，形成第二多晶硅層圖形包括：

在所述柵氧化層、所述場氧化層和所述絕緣介質層圖形上形成多晶硅層；

對所述多晶硅層進行高濃度摻雜；

通過構圖工藝在所述柵氧化層上形成多晶硅柵，同時在所述場氧化層上形成低值電阻、在所述絕緣介質層圖形上形成雙多晶電容的上極板。

5.根據權利要求3所述的方法，其特征在于，所述二氧化硅膜層的厚度為100至400埃，所述氮化硅膜層的厚度為100至400埃。

6.根據權利要求1所述的方法，其特征在于，所述在所述有源區形成MOS管的源漏區包括：

利用構圖工藝在所述有源區形成MOS管的所述源漏區，并同時對所述高值電阻進行摻雜，形成中值電阻。