[發明專利]一種柵極驅動電路及其平面顯示設備

無效

• 申請號: 201210188551.6
• 申請日: 2012-06-06
• 公開（公告）號: CN102708829A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 梁豈瑋;鄭美俊;鄭凱慈;張儷瓊
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G02F1/133
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

1.一種柵極驅動電路，其特征在于，所述柵極驅動電路包括：

一脈沖輸入電路，用于接收一輸入脈沖，并根據所述輸入脈沖輸出一第一控制信號和一第二控制信號，所述第一控制信號與所述第二控制信號極性相反；

一電平移位電路，用于接收所述第一控制信號和所述第二控制信號，并輸出一移位信號；以及

一輸出緩沖電路，包括一PMOS晶體管和一電阻，所述PMOS晶體管的柵極用于接收所述移位信號，所述PMOS晶體管的源極連接至一第一閾值電壓，所述PMOS晶體管的漏極與所述電阻的一端相連的節點電性連接至薄膜晶體管的柵極，所述電阻的另一端連接至一接地端。

2.根據權利要求1所述的柵極驅動電路，其特征在于，所述脈沖輸入電路還包括一反相器，所述反相器的輸入端接收所述脈沖信號并輸出所述第二控制信號。

3.根據權利要求1所述的柵極驅動電路，其特征在于，所述電平移位電路還包括：

一第一PMOS晶體管，其源極電性連接至所述第一閾值電壓，其柵極電性連接至所述第二NMOS晶體管的源極，其漏極電性連接至所述第一NMOS晶體管的源極；

一第二PMOS晶體管，其源極電性連接至所述第一閾值電壓，其柵極電性連接至所述第一NMOS晶體管的源極，其漏極電性連接至所述第二NMOS晶體管的源極；

一第一NMOS晶體管，其柵極用于接收所述第一控制信號，其源極電性連接至所述輸出緩沖電路的PMOS晶體管的柵極，其漏極電性連接至所述接地端；以及

一第二NMOS晶體管，其柵極用于接收所述第二控制信號，其漏極電性連接至所述接地端。

4.根據權利要求3所述的柵極驅動電路，其特征在于，當所述第一控制信號為高電平且所述第二控制信號為低電平時，所述輸出緩沖電路的PMOS晶體管處于開通狀態。

5.根據權利要求3所述的柵極驅動電路，其特征在于，當所述第一控制信號為低電平且所述第二控制信號為高電平時，所述輸出緩沖電路的PMOS晶體管處于關斷狀態。

6.一種平面顯示設備，其特征在于，所述平面顯示設備包括：

如權利要求1至5中任一項所述的多個柵極驅動電路；

一像素陣列，包括：

多條柵極線，沿水平方向彼此平行設置；

多條數據線，沿豎直方向彼此平行設置；以及

多個薄膜晶體管，每一薄膜晶體管設置于所述柵極線與相應的數據線的交叉位置；以及

多個限流電阻，每一限流電阻的一端電性連接至同一柵極線上的多個薄膜晶體管各自的柵極，另一端電性連接至外部的一第二閾值電壓，其中，所述第二閾值電壓為負電壓。

7.根據權利要求6所述的平面顯示設備，其特征在于，所述輸出緩沖電路的電阻為兆歐級，所述限流電阻為千歐級。

8.根據權利要求7所述的平面顯示設備，其特征在于，當所述輸出緩沖電路的PMOS晶體管開通時，所述第一閾值電壓經由所述PMOS晶體管、所述限流電阻和所述第二閾值電壓形成一第一電流回路，所述薄膜晶體管打開。

9.根據權利要求7所述的平面顯示設備，其特征在于，當所述輸出緩沖電路的PMOS晶體管關斷時，所述第二閾值電壓經由所述限流電阻和所述輸出緩沖電路的電阻形成一第二電流回路，所述薄膜晶體管關斷。

10.根據權利要求6所述的平面顯示設備，其特征在于，所述平面顯示設備為一液晶顯示器。