[發明專利]拼接屏圖像處理器

有效

• 申請號: 201210187746.9
• 申請日: 2012-06-08
• 公開（公告）號: CN102708842A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 劉顯鏡;蘇東
• 申請（專利權）人: 寧波GQY視訊股份有限公司
• 主分類號: G09G5/14
• 分類號: G09G5/14;H04N5/262
• 代理公司: 上海華祺知識產權代理事務所 31247
• 代理人: 劉衛宇

1.一種拼接屏圖像處理器，其包括多個用于接收外部視頻信號輸入的視頻輸入模塊和多個用于將視頻信號輸出給拼接屏顯示單元的視頻輸出模塊，其特征在于，該多個視頻輸入模塊依次串聯，該多個視頻輸出模塊依次串聯，最后一級視頻輸入模塊與第一級視頻輸出模塊相互串聯。

2.如權利要求1所述的拼接屏圖像處理器，其特征在于，所述的視頻輸入模塊和視頻輸出模塊均包括至少兩個視頻圖像處理子模塊，每一所述的視頻圖像處理子模塊具有至少兩個上級控制指令輸入輸出接口、至少兩個下級控制指令輸入輸出接口、至少兩個數據輸入接口和至少兩個數據輸出接口；其中：

上一級視頻輸入模塊中的每一個視頻圖像處理子模塊的至少兩個下級控制指令輸入輸出接口至少分別與下一級視頻輸入模塊的兩個視頻圖像處理子模塊的上級控制指令輸入輸出接口電連接；上一級視頻輸出模塊中的每一個視頻圖像處理子模塊的至少兩個下級控制指令輸入輸出接口至少分別與下一級視頻輸出模塊的兩個視頻圖像處理子模塊的上級控制指令輸入輸出接口電連接；最后一級視頻輸入模塊中的每一個視頻圖像處理子模塊的至少兩個下級控制指令輸入輸出接口至少分別與第一級視頻輸出模塊的兩個視頻圖像處理子模塊的上級控制指令輸入輸出接口電連接；

上一級視頻輸入模塊中的每一個視頻圖像處理子模塊的至少兩個數據輸出接口至少分別與下一級視頻輸入模塊的兩個視頻圖像處理子模塊的數據輸入接口電連接；上一級視頻輸出模塊中的每一個視頻圖像處理子模塊的至少兩個數據輸出接口至少分別與下一級視頻輸出模塊的兩個視頻圖像處理子模塊的數據輸入接口電連接；最后一級視頻輸入模塊中的每一個視頻圖像處理子模塊的至少兩個數據輸出接口至少分別與第一級視頻輸出模塊的兩個視頻圖像處理子模塊的數據輸入接口電連接。

3.如權利要求1所述的拼接屏圖像處理器，其特征在于，所述的視頻輸入模塊和視頻輸出模塊均包括兩個視頻圖像處理子模塊；每一所述的視頻圖像處理子模塊具有至少兩個上級控制指令輸入輸出接口、至少兩個下級控制指令輸入輸出接口、至少兩個數據輸入接口和至少兩個數據輸出接口；?

上一級視頻輸入模塊中的每一個視頻圖像處理子模塊的至少兩個下級控制指令輸入輸出接口分別與下一級視頻輸入模塊的兩個視頻圖像處理子模塊的上級控制指令輸入輸出接口電連接；上一級視頻輸出模塊中的每一個視頻圖像處理子模塊的至少兩個下級控制指令輸入輸出接口分別與下一級視頻輸出模塊的兩個視頻圖像處理子模塊的上級控制指令輸入輸出接口電連接；最后一級視頻輸入模塊中的每一個視頻圖像處理子模塊的至少兩個下級控制指令輸入輸出接口分別與第一級視頻輸出模塊的兩個視頻圖像處理子模塊的上級控制指令輸入輸出接口電連接；

上一級視頻輸入模塊中的每一個視頻圖像處理子模塊的至少兩個數據輸出接口分別與下一級視頻輸入模塊的兩個視頻圖像處理子模塊的數據輸入接口電連接；上一級視頻輸出模塊中的每一個視頻圖像處理子模塊的至少兩個數據輸出接口分別與下一級視頻輸出模塊的兩個視頻圖像處理子模塊的數據輸入接口電連接；最后一級視頻輸入模塊中的每一個視頻圖像處理子模塊的至少兩個數據輸出接口分別與第一級視頻輸出模塊的兩個視頻圖像處理子模塊的數據輸入接口電連接。

4.如權利要求3所述的拼接屏圖像處理器，其特征在于，每一視頻圖像處理子模塊具有四個數據輸入接口和四個數據輸出接口；

上一級視頻輸入模塊的每一個視頻圖像處理子模塊的兩個數據輸出接口與下一級視頻輸入模塊的其中一個視頻圖像處理子模塊的兩個數據輸入接口電連接，其余兩個數據輸出接口與下一級視頻輸入模塊的另一個視頻圖像處理子模塊的兩個數據輸入接口電連接；上一級視頻輸出模塊的每一個視頻圖像處理子模塊的兩個數據輸出接口與下一級視頻輸出模塊的其中一個視頻圖像處理子模塊的兩個數據輸入接口電連接，其余兩個數據輸出接口與下一級視頻輸出模塊的另一個視頻圖像處理子模塊的兩個數據輸入接口電連接；最后一級視頻輸入模塊的每一個視頻圖像處理子模塊的兩個數據輸出接口與第一級視頻輸出模塊的其中一個視頻圖像處理子模塊的兩個數據輸入接口電連接，其余兩個數據輸出接口與第一級視頻輸出模塊的另一個視頻圖像處理子模塊的兩個數據輸入接口電連接。

5.如權利要求2至4中任何一項所述的拼接屏圖像處理器，其特征在于，所述的視頻圖像處理子模塊為FPGA芯片或DSP芯片。