[發明專利]晶片級封裝裝置

有效

• 申請號: 201210184230.9
• 申請日: 2012-06-05
• 公開（公告）號: CN102820275B
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 維賈伊·烏拉爾;阿爾卡迪·V·薩莫伊洛夫
• 申請（專利權）人: 馬克西姆綜合產品公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/58
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 鄔少俊,王英

技術領域

本申請案涉及一種半導體裝置，且更明確地說，涉及晶片級封裝半導體裝置的制造。

背景技術

用于制造半導體裝置的傳統制作工藝使用微光刻以將集成電路圖案化到由半導體(例如硅、砷化鎵等等)形成的圓形晶片上。通常來說，經圖案化的晶片被分割成個別集成電路芯片或裸片以使集成電路彼此分離。使用多種封裝技術來組裝或封裝個別集成電路芯片以形成可安裝到印刷電路板的半導體裝置。

多年以來，封裝技術已發展到用來開發更小的、更便宜的、更可靠的且對環境更無害的封裝。舉例來說，已開發出使用可直接表面安裝封裝的芯片尺度封裝技術，可直接表面安裝封裝具有不大于集成電路芯片的面積的1.2倍的表面積。晶片級封裝(WLP)為涵蓋供在分割之前以晶片級來封裝集成電路芯片的多種技術的芯片尺度封裝技術。晶片級封裝將晶片制作工藝擴展到包括裝置互連和裝置保護工藝。因此，晶片級封裝通過允許使晶片制造、封裝、試驗和預燒工藝以晶片級集成而使制造工藝成流線型。

發明內容

本發明描述用于制作晶片級封裝半導體裝置的技術，晶片級封裝半導體裝置的兩個鄰近附接凸塊(例如，焊料凸塊)之間的最小距離小于兩個鄰近附接凸塊之間的間距的約百分之二十五(25％)。兩個鄰近附接凸塊之間的縮減的距離允許增加每單位面積的附接凸塊的數目而不縮減凸塊的大小，從而增加了焊接可靠性。增加的焊接可靠性可縮減對附接凸塊的應力，尤其是由在熱循環試驗期間的CTE失配、在跌落試驗或循環彎曲試驗期間的動態變形等等引起的應力。

提供此發明內容以按簡化形式引入概念的選擇，所述概念在下文的具體實施方式中得以進一步描述。此發明內容既不意在識別所主張標的物的關鍵特征或本質特征，又不意在用于輔助確定所主張標的物的范圍。

附圖說明

參考附圖來描述具體實施方式。在具體實施方式和附圖的不同例子中使用相同的參考數字可指示相似或等同的項目。

圖1是說明根據本發明的實例實施方案的晶片級封裝裝置的圖解部分截面側視圖。

圖2是說明根據本發明的另一實例實施方案的晶片級封裝裝置的圖解部分截面側視圖，其中附接凸塊包括核心。

圖3是說明根據本發明的另一實例實施方案的晶片級封裝裝置的圖解部分截面側視圖，其中附接凸塊是圍繞柱結構而形成。

圖4是說明根據本發明的另一實例實施方案的晶片級封裝裝置的圖解部分截面側視圖，其中分隔物形成在鄰近附接凸塊之間。

圖5是說明用于制作柔性晶片級封裝裝置(例如圖1所示的裝置)的實例實施方案中的工藝的流程圖。

圖6到11是說明根據圖5所示的工藝來制作柔性晶片級封裝裝置(例如圖4所示的裝置)的圖解部分截面側視圖。

具體實施方式

概述

晶片級封裝促進半導體裝置的生產，與使用許多其它封裝技術而制造的裝置相比，所述半導體裝置的成本更低、具有更小的形狀因子且提供更低的寄生效應。然而，迄今為止，晶片級封裝技術的應用仍限于用于使用小集成電路芯片的裝置(例如，帶有具有小于約5.5×5.5mm²的裸片尺寸的裸片的裝置)的生產。對于使用較大芯片(例如，具有介于5.5×5.5mm²與7.0×7.0mm²之間的裸片尺寸)的裝置，芯片與所述裝置被安裝到的印刷電路板(FR4)之間的熱膨脹系數(CTE)的失配變得顯著。在熱循環試驗期間，此失配可在用于將裝置安裝到印刷電路板的焊料凸塊中引起高應力和裂縫。此外，在跌落試驗和循環彎曲試驗期間，歸因于動態變形，相對高的焊料剛度可引起在焊料凸塊與所述凸塊的金屬間化合物之間的界面處發生應力。