[發(fā)明專利]正高壓電荷泵

有效

• 申請?zhí)枺?/td>: 201210184066.1
• 申請日: 2012-06-05
• 公開（公告）號: CN102710122A
• 公開（公告）日: 2012-10-03
• 發(fā)明（設(shè)計）人: 王源;丁健平;高曉敏;黃鵬;杜剛;康晉峰;張興
• 申請（專利權(quán)）人: 北京大學
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司 11002
• 代理人: 王瑩

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別是涉及一種正高壓電荷泵。

背景技術(shù)

電荷泵電路作為EEPROM/Flash存儲器的基本模塊之一，很大程度上決定了EEPROM/Flash的初始編程/擦除/讀取速度。隨著集成電路制造工藝的進步、對低功耗的追求，集成電路的電源電壓不斷下降。另一方面，在Flash存儲器中，單元的編程/擦除操作所需高電壓有所下降，但遠遠慢于電源電壓的下降速度。這樣使得在集成電路的不斷發(fā)展過程中電荷泵電路逐步顯現(xiàn)出其重要的作用和地位。在EEPROM/Flash存儲器的設(shè)計中，對各種高性能電荷泵的研究逐漸成為當前集成電路研究的熱點之一。

電荷泵也稱為開關(guān)電容式電壓變換器，是一種利用所謂的“快速”(flying)或“泵送”電容(而非電感或變壓器)來儲能的DC-DC(直流-直流變換器)。它們能使輸入電壓升高或降低，也可以用于產(chǎn)生負電壓電荷泵，其利用內(nèi)部的場效應晶體管(Field?Effect?Transistor，F(xiàn)ET)開關(guān)陣列以一定的方式控制電容上電荷的傳輸，通常以時鐘信號控制電荷泵中電容的充放電，從而使輸入電壓以一定的方式升高(或降低)，以達到所需要的輸出電壓。

最早的理想CMOS電荷泵模型是J.Dickson在1976年提出的，其基本思想是利用二極管接法的MOS管限制電荷的單向流動，并通過電容對電荷的積累效應而產(chǎn)生高壓，當時這種電路是為了提供可擦寫EPROM所需要的電壓。后來J.Witters、Toru?Tranzawa等人對J.Dickson的電荷泵模型進行改進，提出了比較精確的理論模型，并通過實驗加以證實提出了一系列理論公式。隨著集成電路的不斷發(fā)展，按照按比例縮小原則，電源電壓不斷下降，而在一些電路應用中，所需電壓不能按照工藝的縮小而下降，這樣電荷泵在集成電路中的應用越來越廣泛了。

在標準的集成電路工藝中，NMOS均制作在同一襯底之上，這樣使得在NMOS作為開關(guān)的電荷泵中存在嚴重的襯底偏置效應。PMOS作為開關(guān)，其襯底可以單獨引出，不存在襯底偏置效應，能夠很好地克服NMOS作為開關(guān)時的襯底偏置效應，顯著地減小電壓傳輸過程中由于開關(guān)引起的電壓損失。

圖1為四級Dickson正高壓電荷泵電路原理圖。圖中符號T表示輸入電壓源，符號表示NMOS管，其中CK1和CK2為兩相不交疊的時鐘信號。

圖2為PMOS作為開關(guān)的四級Dickson正高壓電荷泵電路原理圖，符號表示PMOS管。

時鐘的擺幅、MOS管的閾值和寄生電容等因素決定了每一級電荷泵電壓所能抬升(或降低)的電壓最大幅值。MOS管閾值的存在和升高直接影響到電荷泵每一級泵送的電荷量，從而最終影響輸出電壓的上升速度和最高可輸出電壓。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

本發(fā)明要解決的技術(shù)問題是：在PMOS為開關(guān)的電荷泵中，如何縮小電壓上升時間，提高電壓上升速度。

(二)技術(shù)方案

為了解決上述技術(shù)問題，本發(fā)明提供一種正高壓電荷泵，包括多級串聯(lián)的電荷泵電路，以及一級輸出電路，所述輸出電路的輸入端與最后一級所述電荷泵電路的輸出端連接；

其中，每一級所述電荷泵電路包括一個NMOS管、兩個PMOS管和一個電容器，所述電容器的一端、第一PMOS管的漏極和襯底，以及第二PMOS管的源極和襯底相連在一起，并作為本級電荷泵電路的輸出端，第二PMOS管的漏極、NMOS管的漏極和第一PMOS管柵極相連在一起；所述NMOS管的柵極與控制信號相連，所述電容器的另一端與時鐘信號相連，所述NMOS管的源極、襯底接地，第一PMOS管的源極與第二PMOS管的柵極相連，作為本級電荷泵電路的輸入端，與輸入電壓或上一級電荷泵電路的輸出端相連。

所述輸出電路為所述電荷泵電路去除電容器之后形成的電路。

優(yōu)選地，所述電荷泵電路有四級，第一級、第三級電荷泵電路中的電容的另一端與第一時鐘信號CK1連接，第二級和第四級電荷泵電路中的電容的另一端與第二時鐘信號CK2連接，第一級、第三級電荷泵電路以及所述輸出電路中的NMOS管的柵極與第一控制信號CTL1連接，第二級、第四級電荷泵電路中的NMOS管的柵極與第二控制信號CTL2連接，第一時鐘信號CK1與第二時鐘信號CK2兩相不交疊。

優(yōu)選地，第一控制信號CTL1依據(jù)第一時鐘信號CK1產(chǎn)生，第二控制信號CTL2依據(jù)第二時鐘信號CK2產(chǎn)生。