[發(fā)明專利]應用于銅互連的空氣間隔工藝有效
| 申請?zhí)枺?/td> | 201210183189.3 | 申請日: | 2012-06-05 |
| 公開(公告)號: | CN102683274B | 公開(公告)日: | 2017-04-19 |
| 發(fā)明(設計)人: | 袁超;康曉旭 | 申請(專利權)人: | 上海集成電路研發(fā)中心有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 上海天辰知識產權代理事務所(特殊普通合伙)31275 | 代理人: | 吳世華,林彥之 |
| 地址: | 201210 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 應用于 互連 空氣 間隔 工藝 | ||
技術領域
本發(fā)明涉及集成電路制造領域,特別涉及一種應用于銅互連的空氣間隔工藝。
背景技術
集成電路(Integrated Circuit,IC)按照摩爾定律不斷進行微縮,集成度越來越高,同時對器件的各種性能提出了越來越高的要求,其中后段制程(BEOL,Back End ofLine)引入的電阻-電容延遲(RC Delay)成為越來越不可忽略的重要因素。電阻-電容時間延遲(τ)與金屬連線的電阻及填充介質與金屬之間的寄生電容成正比:
τ∝RCint tot=R(CIMD+CILD)公式(1)
公式(1)中R為金屬連線的電阻,CIMD和CILD分別為金屬連線之間的電容和金屬層間電容,下標IMD為金屬連線之間介質(Inter Metal Dielectric)、ILD為金屬層間介質(Inter Layer Dielectric)。
由于電阻正比于金屬電阻率,而電容正比于介電常數(shù)。因此,在現(xiàn)有的后段制程中:一方面可以引入低電阻率的銅替代傳統(tǒng)的鋁進行布線,另一方面就是采用低介電常數(shù)的低k材料做為填充介質,從而進一步降低RC Delay,此外,由公式(2)和公式(3)可知,通過采用low-k材料降低互連電容還可以降低功耗(P)和導線間的交叉耦合噪音(Xtalk):
P∝Cint totV2 f公式(2)
Xtalk∝CIMD/Cint tot公式(3)
相較于介電常數(shù)為3.9的傳統(tǒng)介質SiO2,低k材料經過近幾年的發(fā)展,介電常數(shù)已經可以做到接近于2.0。低k材料通常是通過提高氣孔率的方式來降低介電常數(shù),理論上仍然無法達到空氣的介電常數(shù)的水平。使用空氣作為互連介質即Air Gap(空氣間隙)方式成為CMOS集成電路的最理想選擇,有關Air Gap的研究也一直持續(xù)了很多年。Air Gap相對其它介質填充方式具有更小的彈性模量,特別是在高深寬比的應用中,因而能夠降低電遷移過程中的應力,提高器件壽命。除了對RC Delay的貢獻,研究表明,使用Air Gap能提高電遷移壽命和擊穿電壓,從而提高器件的可靠性。
現(xiàn)有技術中采用的Air Gap工藝中,金屬平坦化步驟在形成Air Gap步驟之前,導致金屬堆積在線條空曠區(qū)后,利用化學機械研磨(CMP)不容易完全去除,從而引起金屬殘留,給生產工藝帶來麻煩。
發(fā)明內容
本發(fā)明提供一種應用于銅互連的Air-Gap工藝,解決了工藝中金屬不易去除而導致的金屬殘留問題,具有實現(xiàn)簡單、與現(xiàn)有CMOS工藝兼容等特點。
為解決上述技術問題,本發(fā)明提供一種應用于銅互連的Air-Gap工藝,包括:提供襯底,所述襯底中設有待引線器件;在所述襯底表面形成一犧牲層;圖形化所述待引線器件上的犧牲層,形成頂部大底部小的圖形;在所述圖形內填充第一介質層;在所述第一介質層內形成溝槽并填充金屬銅,或者使用大馬士革工藝在所述第一介質層內形成溝槽加通孔并填充金屬銅;去除所述犧牲層;在所述襯底、第一介質層以及金屬銅上沉積第二介質層以形成空氣間隔。
作為優(yōu)選,所述犧牲層為PECVD方法沉積的SiO2或Si3N4材料。
作為優(yōu)選,去除所述犧牲層的方法為:采用含HF的溶液或攜帶HF的氣體去除所述SiO2,或是采用熱H3PO4溶液去除所述Si3N4。
作為優(yōu)選,所述犧牲層為PECVD方法沉積的非晶硅薄膜材料。
作為優(yōu)選,所述犧牲層為旋轉涂覆法沉積的可揮發(fā)有機材料。
作為優(yōu)選,所述犧牲層為旋轉涂覆法沉積的聚酰亞胺材料。
作為優(yōu)選,圖形化所述待引線器件上的犧牲層,形成頂部大底部小的圖形步驟中:采用將光線聚焦在所述聚酰亞胺材料底部的過曝光工藝,形成頂部大底部小的倒梯形結構的圖形。
作為優(yōu)選,所述圖形化所述待引線器件上的犧牲層,形成頂部大底部小的圖形的步驟包括:在所述犧牲層表面上層涂覆一光刻膠層;對所述光刻膠層進行過曝光處理,形成圖形化的光刻膠層;以所述圖形化的光刻膠層為掩膜,對所述待引線器件上層的犧牲層進行蝕刻,形成頂部大底部小的圖形。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海集成電路研發(fā)中心有限公司,未經上海集成電路研發(fā)中心有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210183189.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:垂直互補場效應管
- 下一篇:低合金耐磨鋼及其制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





