[發明專利]淺溝槽隔離結構的制作方法以及半導體器件

無效

• 申請號: 201210183180.2
• 申請日: 2012-06-05
• 公開（公告）號: CN103456675A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: 宋化龍
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

1.一種淺溝槽隔離結構的制作方法，其特征在于，包括：

提供一半導體襯底；

在所述半導體襯底上形成介電層；

刻蝕所述介電層形成至少兩個上寬下窄的溝槽；

在所述溝槽內形成填充結構；以及

將所述填充結構轉變為與所述半導體襯底相同的材料，以使所述填充結構作為有源區，所述填充結構之間的介電層作為淺溝槽隔離結構。

2.根據權利要求1所述的淺溝槽隔離結構的制作方法，其特征在于，在所述半導體襯底上形成介電層之后，還包括：在所述介電層上形成刻蝕阻擋層和硬掩膜層。

3.根據權利要求2所述的淺溝槽隔離結構的制作方法，其特征在于，刻蝕所述介電層形成至少兩個上寬下窄的溝槽的步驟包括：

刻蝕所述硬掩膜層、刻蝕阻擋層和介電層形成至少兩個第一溝槽；以及

刻蝕所述硬掩膜層、刻蝕阻擋層和部分厚度的介電層，形成至少兩個第二溝槽，所述第二溝槽與第一溝槽連通，且所述第二溝槽的截面寬度大于第一溝槽的截面寬度。

4.根據權利要求2所述的淺溝槽隔離結構的制作方法，其特征在于，刻蝕所述介電層形成至少兩個上寬下窄的溝槽的步驟包括：

刻蝕所述硬掩膜層、刻蝕阻擋層和部分厚度的介電層，形成至少兩個第一溝槽；以及

刻蝕所述第一溝槽下方的介電層，形成第二溝槽，所述第二溝槽與第一溝槽連通，且所述第二溝槽的截面寬度小于第一溝槽的截面寬度。

5.根據權利要求1所述的淺溝槽隔離結構的制作方法，其特征在于，采用干法刻蝕所述介電層形成至少兩個上寬下窄的溝槽。

6.根據權利要求1所述的淺溝槽隔離結構的制作方法，其特征在于，在所述溝槽內形成填充結構的步驟包括：

在所述溝槽中和所述介電層上沉積填充材料；以及

利用化學機械研磨藝去除所述介電層上方的填充材料，形成填充結構。

7.根據權利要求6所述的淺溝槽隔離結構的制作方法，其特征在于，所述半導體襯底為硅襯底，所述填充材料為多晶硅或無定形硅材料。

8.根據權利要求7所述的淺溝槽隔離結構的制作方法，其特征在于，采用激光分子束外延生長的方法將所述填充結構轉變為與所述半導體襯底相同的材料，溫度為200℃～600℃，時間為5秒～5小時。

9.根據權利要求1所述的淺溝槽隔離結構的制作方法，其特征在于，采用固相外延生長的方法將所述填充結構轉變為與所述半導體襯底相同的材料，溫度為600℃～900℃，時間為1小時～90小時。

10.根據權利要求2所述的淺溝槽隔離結構的制作方法，其特征在于，所述介電層與硬掩膜層為氧化硅，所述刻蝕阻擋層為氮化硅。

11.一種根據1至10任意一項的制造方法形成的半導體器件，包括：

半導體襯底；

形成于所述半導體襯底上的介電層；

刻蝕所述介電層形成的上寬下窄的溝槽；以及

形成于所述溝槽中的有源區，所述有源區之間的介電層為淺溝槽隔離結構。