[發明專利]一種延時補償電路及方法

在審

• 申請號: 201210182825.0
• 申請日: 2012-06-05
• 公開（公告）號: CN103457596A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: 黃洋;劉軍;梁潔
• 申請（專利權）人: 國民技術股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 薛祥輝

技術領域

本發明涉及數據通信領域，尤其涉及到一種延時補償電路及方法。

背景技術

在高速數據通信中，由于PCB布線長度不一，或所接負載不一致，造成數據總線的每根數據線到達設備端的延時不一致，當差別較大時，可能會造成設備數據采樣錯誤，這樣會降低通信效率，嚴重的，會使通信癱瘓。

通信產品在實際加工時，可能會受一些因素的限制，譬如面積、產品外觀和一些實際應用的要求，導致走線差別較大，或負載差別較大，這樣就對產品的兼容性提出了挑戰，尤其是產品工作在時序的極端時。所以急需對數據線延時做必要的延時處理，使每根數據線中數據到達設備的時間一致。

發明內容

本發明要解決的主要技術問題是，提供一種延時補償電路，能夠消除數據線延時不一致，保證每根數據線延時一致，提高通信效率。

為解決上述技術問題，本發明提供一種延時補償電路，其具體技術方案如下：

一種延時補償電路,其特征在于，包括：采集單元、計算單元、匹配單元和延時單元；

所述采集單元用于采集多根數據線的數據延時信息，并將所述數據延時信息輸給所述計算單元；

所述計算單元用于根據所述數據延時信息，計算出每根數據線需要接入所述延時單元的數量；

所述匹配單元用于根據所述計算單元計算的結果，在每根數據線上接入相應數量的所述延時單元；

所述延時單元用于延遲數據線中的數據傳輸。

進一步地，所述匹配單元包括控制電路和接入電路；

所述控制電路用于根據所述計算單元計算的結果，產生相應的控制信號傳輸給所述接入電路；

所述接入電路由多個所述延時單元串聯組成，并用于根據所述控制信號，在每根數據線上接入相應數量的所述延時單元。

進一步地，所述采集單元包括:采樣電路、同步電路以及編碼器；

所述采樣電路用于對多根數據線進行延時采樣，獲取延時采樣信息；

所述同步電路用于對所述延時采樣信息進行同步處理，得到延時同步信息；

所述編碼器用于對所述延時同步信息進行編碼，得到數據延時信息。進一步地，所述計算單元包括延時處理模塊和運算模塊；

所述延時處理模塊用于對所述數據延時信息進行處理，并將處理后的數據延時信息傳輸給所述運算模塊；

所述運算模塊用于根據處理后的數據延時信息，計算出每根數據線需要接入延時單元的數量。

進一步地，所述延時處理模塊括統計子模塊和期望計算子模塊；所述統計子模塊用于對所述數據延時信息進行統計；所述期望計算子模塊用于根據所述統計子模塊統計的結果，對所述數據延時信息求期望，并將所述數據延時信息的期望值傳輸給所述運算模塊。

進一步地，所述延時補償電路還包括線性處理單元；

所述線性處理單元用于對所述計算單元的計算結果，進行線性處理，并將處理后的計算結果傳輸給所述匹配單元。

進一步地，所述延時補償電路還包括休眠單元，所述休眠單元用于在所述匹配單元在每根數據線上接入相應數量的延時單元后，使整個延時補償電路休眠一段時間，待休眠時間到后，重新使整個延時補償電路正常工作。

為了解決上述的技術問題本發明還提供了一種延時補償方法，其具體技術方案如下：

一種延時補償方法，其特征在于，包括以下步驟：

采集多根數據線的數據延時，獲取數據延時信息；

根據所述數據延時信息，計算出每根數據線需要接入延時數據傳輸的延時單元數量；

根據計算結果在每根數據線上接入相應數量的所述延時單元。

進一步地，所述根據計算結果在每根數據線上接入相應數量的延時單元的處理過程具體包括：

根據所述計算的結果，產生相應的控制信號；

所述控制信號控制由多個所述延時單元串聯形成的電路，在每根數據線上接入相應數量的所述延時單元。

進一步地，所述采集多根數據線的數據延時，獲取數據延時信息的具體過程包括以下步驟：

對多根數據線進行延時采樣，獲取延時采樣信息；

對所述延時采樣信息進行同步處理，得到延時同步信息；

對所述延時采樣信息進行編碼，獲取數據延時信息。

進一步地，所述根據所述數據延時信息，計算出每根數據線需要接入延時數據傳輸的延時單元數量處理過程具體包括：

對所述數據延時信息進行處理；

根據處理后的數據延時信息計算出每根數據線需要接入延時數據傳輸的延時單元數量。