[發明專利]基于延遲的雙軌預充邏輯輸出轉換器

無效

• 申請號: 201210182742.1
• 申請日: 2012-06-05
• 公開（公告）號: CN102684679A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: 賈嵩;李夏禹;劉俐敏
• 申請（專利權）人: 北京大學
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

1.一種基于延遲的雙軌預充邏輯輸出轉換器，其特征在于，包括5個PMOS管P1～P5，4個NMOS管N1～N4，以及2個反相器F1～F2，其中，P1的第一端分別與P2、P3的第一端連接，P2的第二端與P4的第一端連接，P4的第二端分別與N1、N2、N3、P5以及F1的第一端連接，P4的第三端分別與N2、N3以及P5的第二端連接，P5的第三端與P3的第二端連接，所述P5的第二端分別與N4的第一端以及F2的第一端連接，且P1、N1、N4由時鐘信號CLK控制，P2的第三端連接輸入信號A，P3的第三端連接輸入信號F1的第二端連接輸出信號F2的第二端連接輸出信號

2.如權利要求1所述的基于延遲的雙軌預充邏輯輸出轉換器，其特征在于，所述輸入信號A和為基于延遲的雙軌預充邏輯DDPL信號。

3.如權利要求1所述的基于延遲的雙軌預充邏輯輸出轉換器，其特征在于，所述輸出信號和為CMOS邏輯信號。

4.如權利要求1或2或3所述的基于延遲的雙軌預充邏輯輸出轉換器，其特征在于，N1、N2、N3的第三端，以及N4的第二端分別接地。