[發(fā)明專利]非易失性存儲(chǔ)器和根據(jù)被選字線控制虛設(shè)字線電壓的方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201210182593.9
• 申請(qǐng)日: 2012-06-04
• 公開（公告）號(hào): CN102810332A
• 公開（公告）日: 2012-12-05
• 發(fā)明（設(shè)計(jì)）人: 朱相炫;崔奇煥;金武星
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): G11C16/02
• 分類號(hào): G11C16/02;G11C16/06
• 代理公司: 北京銘碩知識(shí)產(chǎn)權(quán)代理有限公司 11286
• 代理人: 韓明星

本申請(qǐng)要求于2011年6月3日遞交到韓國知識(shí)產(chǎn)權(quán)局的第10-2011-0054190號(hào)韓國專利申請(qǐng)的優(yōu)先權(quán)，該韓國專利申請(qǐng)的主題通過引用被包含于此。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思涉及一種非易失性存儲(chǔ)器裝置、非易失性存儲(chǔ)器單元陣列、包括非易失性存儲(chǔ)器裝置的系統(tǒng)和操作該系統(tǒng)的方法。更具體地說，本發(fā)明構(gòu)思涉及非易失性存儲(chǔ)器和包括一條或多條虛設(shè)字線的非易失性存儲(chǔ)器單元陣列，以及操作非易失性存儲(chǔ)器單元陣列的方法，以及包括這樣的非易失性存儲(chǔ)器裝置的系統(tǒng)。

背景技術(shù)

非易失性存儲(chǔ)器已經(jīng)變成數(shù)字系統(tǒng)和消費(fèi)電子品中的支柱性組件。術(shù)語“非易失性存儲(chǔ)器”包括在沒有施加電源的情況下能夠保持存儲(chǔ)數(shù)據(jù)的廣義上的數(shù)據(jù)存儲(chǔ)裝置。存在不同種類的非易失性存儲(chǔ)器。一種類型是電可擦除可編程只讀存儲(chǔ)器(EEPROM)。所謂的“閃速存儲(chǔ)器”是一種特殊類型的EEPROM并已經(jīng)成為非易失性存儲(chǔ)器的一種特別重要的形式。同時(shí)期的閃速存儲(chǔ)器包括通過訪問邏輯的相應(yīng)布置來區(qū)分的NOR閃速存儲(chǔ)器和NAND閃速存儲(chǔ)器。

NAND閃速存儲(chǔ)器可被配置為提供一種具有非常高的集成密度的非易失性存儲(chǔ)器單元陣列。在與NAND閃速存儲(chǔ)器相關(guān)的其他特征中，能夠通過按“串結(jié)構(gòu)”布置NAND閃速存儲(chǔ)器單元來實(shí)現(xiàn)這種高集成密度。NAND串實(shí)質(zhì)上是串聯(lián)連接的多個(gè)NAND閃速存儲(chǔ)器單元。通常，NAND閃速存儲(chǔ)器單元串設(shè)置在連接到串選擇線的串選擇晶體管與連接到接地選擇線的接地選擇晶體管之間。

NAND閃速存儲(chǔ)器擁有各種非易失性存儲(chǔ)器和易失性存儲(chǔ)器的許多性能和實(shí)施優(yōu)點(diǎn)。然而，NAND閃速存儲(chǔ)器不是沒有其自己的設(shè)計(jì)考慮。例如，在某些編程禁止功能期間，由于在升壓溝道上的高電壓與接地選擇線或者串選擇線的柵極上的低電壓之間的差，在與串選擇線和接地選擇線相鄰的存儲(chǔ)器單元中容易出現(xiàn)柵致漏極泄露(GIDL)。GIDL電流通常隨著存儲(chǔ)器單元的溝道與接地選擇線或者串選擇線的柵極之間的電壓差增加而增加。GIDL電流使與串選擇線和接地選擇線相鄰的存儲(chǔ)器單元中的熱載流子注入(HCI)干擾的可能性增加。這樣的干擾導(dǎo)致減小的讀取裕度并且會(huì)使非易失性存儲(chǔ)器裝置的整體操作特性劣化。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思的特定實(shí)施例提供包括閃速存儲(chǔ)器裝置的非易失性存儲(chǔ)器裝置、包括2D和3D閃速存儲(chǔ)器單元陣列的2D和3D存儲(chǔ)器單元陣列、控制非易失性存儲(chǔ)器裝置和存儲(chǔ)器單元陣列的操作的相關(guān)方法以及包含非易失性存儲(chǔ)器裝置的系統(tǒng)。實(shí)施例靈活地調(diào)整施加到包括一條或多條虛設(shè)字線的2D和3D存儲(chǔ)器單元陣列的控制電壓。特定的布置關(guān)系(例如，在多條字線內(nèi)的虛設(shè)字線的布置關(guān)系、或者多條字線內(nèi)虛設(shè)字線與被選字線之間的布置關(guān)系)可用來確定特定控制電壓(例如，讀取電壓、編程電壓、擦除電壓、虛設(shè)字線電壓、主字線電壓、位線電壓)施加到存儲(chǔ)器單元陣列的特征(例如，電平、波形、時(shí)序)。結(jié)果，所構(gòu)成的存儲(chǔ)器單元中引發(fā)的干擾可顯著減小。結(jié)果，在所構(gòu)成的存儲(chǔ)器單元中引入的干擾可顯著減小。因此，由于干擾引起的讀取裕度的減小可被抑制，此外，可改善非易失性存儲(chǔ)器裝置的操作特性。

一個(gè)實(shí)施例涉及一種非易失性存儲(chǔ)器裝置，包括：非易失性存儲(chǔ)器單元的陣列，與包括虛設(shè)字線的字線相關(guān)聯(lián)地布置；訪問電路，在操作期間響應(yīng)于接收的地址在字線中選擇字線，將被選字線電壓施加到被選字線、將未被選字線電壓施加到字線中的未被選擇的字線，并將虛設(shè)字線電壓施加到虛設(shè)字線，其中，當(dāng)被選字線不與虛設(shè)字線相鄰時(shí)，虛設(shè)字線電壓是第一虛設(shè)字線電壓，當(dāng)被選字線與虛設(shè)字線相鄰時(shí)，虛設(shè)字線電壓是與第一虛設(shè)字線電壓不同的第二虛設(shè)字線電壓。

另一實(shí)施例涉及一種非易失性存儲(chǔ)器裝置，包括：垂直存儲(chǔ)器單元陣列，包括多個(gè)非易失性存儲(chǔ)器單元和字線，所述多個(gè)非易失性存儲(chǔ)器單元布置在沿第一方向堆疊的多個(gè)存儲(chǔ)器單元陣列層中，所述字線沿與所述多個(gè)存儲(chǔ)器單元陣列層交叉的第二方向延伸并包括虛設(shè)字線；訪問電路，在操作期間響應(yīng)于接收的地址在字線中選擇字線，將被選字線電壓施加到被選字線、將未被選字線電壓施加到字線中的未被選擇的字線，并將虛設(shè)字線電壓施加到虛設(shè)字線，其中，當(dāng)被選字線不與虛設(shè)字線相鄰時(shí)，虛設(shè)字線電壓是第一虛設(shè)字線電壓，當(dāng)被選字線與虛設(shè)字線相鄰時(shí)，虛設(shè)字線電壓是第二虛設(shè)字線電壓。