[發(fā)明專利]一種采用高K金屬柵的半導(dǎo)體器件的制造方法在審
| 申請?zhí)枺?/td> | 201210181579.7 | 申請日: | 2012-06-04 |
| 公開(公告)號: | CN103456614A | 公開(公告)日: | 2013-12-18 |
| 發(fā)明(設(shè)計(jì))人: | 平延磊;鮑宇;王小娜 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/336 |
| 代理公司: | 北京市磐華律師事務(wù)所 11336 | 代理人: | 董巍;徐丁峰 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 采用 金屬 半導(dǎo)體器件 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明是涉及一種半導(dǎo)體制造技術(shù)領(lǐng)域,更確切的說,本發(fā)明涉及一種采用高K金屬柵極工藝的半導(dǎo)體制造方法。
背景技術(shù)
高K金屬柵極工藝(HKMG)通過采用鉿(Hf)作為高K材料來制造半導(dǎo)體,其取代了原有的硅基氧化物,可以使得柵極電容增大,漏電電流得以控制。即它能在顯著降低漏電量的同時(shí),保持高電容來實(shí)現(xiàn)晶體管的高性能。
在采用高K金屬柵極工藝的元件的虛設(shè)柵極形成過程中,在高K材料層上沉積的TiN膜會(huì)和多晶硅發(fā)生反應(yīng)生成TiON或TiO2,如圖1中101所示,在隨后進(jìn)行的干刻蝕或濕刻蝕步驟中很難將之去除。而TiON或TiO2層的存在會(huì)對半導(dǎo)體元件的門限電壓(Vt)產(chǎn)生極大的影響。
但是目前的高K金屬柵工藝中沒有方法來克服上述問題。
發(fā)明內(nèi)容
鑒于以上問題,本發(fā)明提供一種采用高K金屬柵極工藝的半導(dǎo)體制造方法,特別是用于Gate?First的制造過程中,避免TiN與多晶硅發(fā)生反應(yīng)產(chǎn)生TiON或TiO2,從而能夠?qū)Π雽?dǎo)體元件的門限電壓進(jìn)行較好地控制。
本發(fā)明包括以下步驟:提供一襯底;在所述襯底上形成柵堆棧層,包括依次層疊的高K介電層、TiN覆蓋層、多晶硅層,以及位于所述TiN覆蓋層和多晶硅層之間的阻擋層;蝕刻所述柵堆棧層以在所述襯底上形成虛設(shè)柵極結(jié)構(gòu);在所述襯底中形成源漏極;去除所述虛設(shè)柵極結(jié)構(gòu)的所述多晶硅層;在所述阻擋層形成金屬柵極。
進(jìn)一步,所述阻擋層為TaN或AlN層。
進(jìn)一步,所述阻擋層具有10-50埃的厚度。
進(jìn)一步,還包括在所述襯底和所述柵堆棧層之間形成界面層。
進(jìn)一步,所述界面層為氧化硅。
進(jìn)一步,所述半導(dǎo)體器件為PMOS,所述阻擋層的厚度為10-30埃。
進(jìn)一步,所述半導(dǎo)體器件為NMOS,所述阻擋層的厚度為5-20埃。
進(jìn)一步,其中e)步驟去除虛設(shè)柵極結(jié)構(gòu)中的多晶硅層使用的氣體包括HBr、02、Ar。
進(jìn)一步,其中f)步驟中形成的金屬柵極包括依次層疊的功函數(shù)金屬層、阻擋層和導(dǎo)電層。
進(jìn)一步,所述半導(dǎo)體器件為PMOS,其中功函數(shù)金屬層包括一層或多層TiN、TaN、Ta或其組合。
進(jìn)一步,所述半導(dǎo)體器件為NMOS,其中功函數(shù)金屬層包括一層或多層TiAl、Ti和Al、TiN和Al或其組合。
進(jìn)一步,其中功函數(shù)金屬層具有10-200埃的厚度。
進(jìn)一步,其中功函數(shù)金屬層的形成方法是ALD或PVD或CVD。
進(jìn)一步,其中金屬柵極的所述阻擋層選自TaN、TiN、Ta及其組合。
進(jìn)一步,其中金屬柵極的所述阻擋層具有10-100埃的厚度。
進(jìn)一步,其中金屬柵極的所述阻擋層的形成方法是ALD或PVD。
進(jìn)一步,其中所述導(dǎo)電層包括Al。
進(jìn)一步,其中所述導(dǎo)電層的形成方法是CVD或PVD。
進(jìn)一步,還包括在氮?dú)庵袑λ鼋饘贃艠O進(jìn)行退火的步驟,其中退火的溫度是300-500攝氏度,時(shí)間是10-60分鐘。
本發(fā)明可以解決半導(dǎo)體制造過程不能很好地控制門限電壓的技術(shù)問題。在制造NMOS和PMOS時(shí),可以分別對阻擋層的厚度作出選擇來控制門限電壓。
附圖說明
圖1是采用現(xiàn)有高K金屬柵極工藝所形成半導(dǎo)體柵極的結(jié)構(gòu)示意圖;
圖2A-2G是本發(fā)明各個(gè)工藝步驟的器件剖面圖。
具體實(shí)施方式
在下文的描述中,給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而,對于本領(lǐng)域技術(shù)人員而言顯而易見的是,本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中,為了避免與本發(fā)明發(fā)生混淆,對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底理解本發(fā)明,將在下列的描述中提出詳細(xì)的步驟,以便闡釋本發(fā)明提出的高K金屬柵極工藝的半導(dǎo)體制造方法。顯然,本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下,然而除了這些詳細(xì)描述外,本發(fā)明還可以具有其他實(shí)施方式。
應(yīng)當(dāng)理解的是,當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí),其指明存在所述特征、整體、步驟、操作、元件和/或組件,但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合接下來,將結(jié)合附圖更加完整地描述本發(fā)明。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210181579.7/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





