[發明專利]具有超低結電容密度的pn結及其制造方法有效
| 申請號: | 201210181021.9 | 申請日: | 2012-06-04 |
| 公開(公告)號: | CN103035669A | 公開(公告)日: | 2013-04-10 |
| 發明(設計)人: | 錢文生;石晶 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L29/06 | 分類號: | H01L29/06;H01L29/861;H01L21/329 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 殷曉雪 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 超低結 電容 密度 pn 及其 制造 方法 | ||
技術領域
本申請涉及一種半導體集成電路器件,特別是涉及一種pn結二極管。
背景技術
pn結的結電容等于勢壘電容(barrier?capacitance)與擴散電容(diffusion?capacitance)之和。pn結正向偏置時,結電容以擴散電容為主;pn結反相偏置時,結電容以勢壘電容為主。
瞬態電壓抑制器(transient?voltage?suppressor,TVS)是一種二極管,與被保護電路并聯以實現過壓保護。TVS器件的原理是利用二極管的雪崩效應,當電壓達到擊穿電壓時,TVS器件進入伏安特性的雪崩擊穿區,流過TVS器件的電流急劇增大,而TVS器件兩端的電壓幾乎不變,從而使大電流旁路并使電壓箝位在被保護的電路能經受住的范圍內。
結電容是TVS器件的一個重要參數,結電容的大小與其電流承受能力成正比,但結電容過大將使信號衰減。因此結電容是數據接口電路選用TVS器件的重要參數。對于信號頻率越高的電路,結電容的影響越大,形成噪聲也較大。在高頻應用中,TVS器件的結電容越小,越能滿足需求。
目前,為獲得盡可能小的結電容,采用如下方法制造pn結:
先外延生長p型輕摻雜的硅外延層,再離子注入n型雜質例如磷,形成重摻雜n型離子注入區,再經過退火工藝例如高溫爐退火,使離子注入區和襯底之間形成緩變的pn結。將電容密度(capacitance?density)定義為單位面積的電容值,該pn結的結電容密度由其耗盡區的寬度決定,通常不會低于0.05fF/μm2。這是由于:
1、p型輕摻雜外延層的摻雜濃度很難低于1×1014原子每立方厘米。而pn結的耗盡區寬度主要由輕摻雜的那部分決定,該耗盡區寬度因而很難大于2微米,從而制約了結電容密度的下降。
2、n型重摻雜離子注入區的雜質有其固溶度。以磷為例,其固溶度為1.1×1021原子每立方厘米。
3、長時間的高溫爐退火工藝的成本很高。
發明內容
本申請所要解決的技術問題是提供一種具有超低結電容密度的pn結,所述超低結電容密度是指<0.05fF/μm2。為此,本申請還要提供所述具有超低結電容密度的pn結的制造方法。
為解決上述技術問題,本申請具有超低結電容密度的pn結,是在具有第一導電類型雜質的外延層中由兩個隔離結構定義出有源區;在有源區的外延層中對稱分布有兩個填充結構,兩個填充結構之間的間距≤每個填充結構的寬度的1.5倍;每個填充結構均分為上下兩部分,下部為氧化硅,上部為具有第二導電類型雜質的多晶硅;所述填充結構的總高度≥3μm,填充結構下部的氧化硅的厚度≥2.5μm;填充結構下部的氧化硅上表面低于外延層上表面,以使外延層與兩個填充結構上部的多晶硅之間各形成pn結;填充結構上部的多晶硅摻雜濃度遠大于外延層;
所述第一導電類型、第二導電類型分別為p型、n型;或相反。
所述具有超低結電容密度的pn結的制造方法為:在具有第一導電類型雜質的襯底之上生長出具有第一導電類型雜質的外延層;在外延層中制造兩個隔離結構以定義兩者之間的有源區;在有源區的外延層中對稱地刻蝕出兩個3μm以上的溝槽,兩個溝槽之間的間距≤每個溝槽的寬度的1.5倍;先以氧化硅填充所述溝槽并進行回刻使溝槽中剩余的氧化硅上表面低于外延層上表面,且剩余的氧化硅的厚度在2.5μm以上;再以多晶硅再次填充所述溝槽,在淀積多晶硅的同時原位摻雜或淀積多晶硅之后離子注入具有第二導電類型的雜質,所述多晶硅的摻雜濃度遠大于外延層;由所述外延層和多晶硅之間形成pn結;
所述第一導電類型、第二導電類型分別為p型、n型;或相反。
本申請具有超低結電容密度的pn結是由輕摻雜外延層與兩個重摻雜多晶硅所構成的。位于中間的輕摻雜外延層與兩側的重摻雜多晶硅均構成pn結,使得兩個耗盡區在水平方向延伸并相互連接。通過合理選擇兩個填充結構之間的間距,兩個隔離結構之間的有源區容易全部耗盡,這樣pn結的耗盡區寬度主要由填充結構的度決定。填充結構越深,該pn結的電容密度越低。TCAD(Technology?Computer?Aided?Design,半導體工藝模擬以及器件模擬工具)模擬表明,該pn結的結電容密度可低至0.02fF/μm2左右,符合<0.05fF/μm2的超低結電容密度的pn結的標準。
附圖說明
圖1是本申請具有超低結電容的pn結的垂直剖面示意圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210181021.9/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





