[發明專利]非易失性存儲器、存儲器控制器及其訪問方法

有效

• 申請號: 201210180219.5
• 申請日: 2012-06-01
• 公開（公告）號: CN102810336B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 中西健一;筒井敬一
• 申請（專利權）人: 索尼公司
• 主分類號: G11C29/42
• 分類號: G11C29/42;G11C16/06
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 周少杰

1.一種非易失性存儲器，包括：

非易失性存儲器單元器件，配置為至少包括非易失性存儲器單元陣列，其能夠以字為單位訪問，并且還能夠至少在第一訪問模式中以固定等待時間訪問并在第二訪問模式中以可變等待時間訪問；

第一訪問路徑，配置為用于第一訪問模式中；

第二訪問路徑，配置為用于第二訪問模式中；

第一ECC處理部分，配置為連接到所述第一訪問路徑，并使用已知為ECC的糾錯碼對所述第一訪問模式中從所述非易失性存儲器單元陣列輸出的數據執行錯誤檢測和校正；以及

第二ECC處理部分，配置為連接到所述第二訪問路徑，并且使用ECC對所述第二訪問模式中從所述非易失性存儲器單元陣列輸出的數據執行錯誤檢測和校正。

2.根據權利要求1所述的非易失性存儲器，其中，在所述第一訪問模式中，固定讀取時間的訪問等待時間包括從所述非易失性存儲器單元陣列讀取數據的時間、所述第一ECC處理部分檢測比特錯誤的時間、以及所述第一ECC處理部分校正比特錯誤的時間。

3.根據權利要求1所述的非易失性存儲器，其中，在所述第一訪問模式中，

所述第一ECC處理部分生成第一ECC，并將第一ECC添加到寫入時的數據；以及

寫入時的訪問等待時間包括生成所述第一ECC的時間和將數據寫到所述非易失性存儲器單元陣列的時間。

4.根據權利要求1所述的非易失性存儲器，其中，在所述第二訪問模式中，可變讀取時間的訪問等待時間最少包括從所述非易失性存儲器單元陣列讀取數據的時間和所述第二ECC處理部分檢測比特錯誤的時間；并且最多包括從所述非易失性存儲器單元陣列讀取數據的時間、所述第二ECC處理部分檢測比特錯誤的時間、以及所述第二ECC處理部分校正比特錯誤的時間。

5.根據權利要求1所述的非易失性存儲器，其中，在所述第二訪問模式中，

所述第二ECC處理部分生成第二ECC，并將第二ECC添加到寫入時的數據；以及

寫入時的訪問等待時間包括生成所述第二ECC的時間和將數據寫到所述非易失性存儲器單元陣列的時間。

6.根據權利要求1所述的非易失性存儲器，還包括：

配置為允許訪問所述非易失性存儲器單元器件的接口，所述接口能使用用于監視數據交換的握手信號控制，所述接口在所述第一訪問模式中不使用所述握手信號控制，并且所述接口進一步在所述第二訪問模式中使用所述握手信號控制。

7.根據權利要求1所述的非易失性存儲器，還包括：

第一緩沖器，配置為連接到所述第一訪問路徑和所述第二訪問路徑；以及

第二緩沖器，配置為連接到所述第二訪問路徑，其中

所述第一緩沖器至少保存在由所述第一ECC處理部分處理之前從所述非易失性存儲器單元陣列讀取并在所述第一訪問路徑上傳輸的數據、從所述非易失性存儲器單元陣列讀取并在所述第二訪問路徑上傳輸的數據、在寫到所述非易失性存儲器單元陣列之前在所述第一訪問路徑上傳輸的數據、或者在寫到所述非易失性存儲器單元陣列之前在所述第二訪問路徑上傳輸并通過所述第二緩沖器和所述第二ECC處理部分的數據；并且

所述第二緩沖器至少保存在保存到所述第一緩沖器中并由所述第二ECC處理部分處理之前，從所述非易失性存儲器單元陣列讀取并在所述第二訪問路徑上傳輸的數據，或者在寫到所述非易失性存儲器單元陣列之前在所述第二訪問路徑上傳輸的數據。

8.根據權利要求7所述的非易失性存儲器，其中，基于共享地使用所述第一緩沖器和所述第二緩沖器，所述第一緩沖器額外提供所述第二緩沖器的功能性。

9.根據權利要求7所述的非易失性存儲器，還包括：

存儲器控制器，配置為包括用于與主機設備接口連接的主機接口、以及用于與所述非易失性存儲器單元陣列接口連接的存儲器接口，所述存儲器控制器控制對所述非易失性存儲器單元器件的訪問，其中

所述存儲器控制器包括所述第一訪問路徑、所述第二訪問路徑、連接到所述第二訪問路徑的所述第二ECC處理部分、以及連接到所述第二訪問路徑的所述第二緩沖器；并且

所述非易失性存儲器單元器件包括所述非易失性存儲器單元陣列、所述第一訪問路徑、所述第二訪問路徑、連接到所述第一訪問路徑的所述第一ECC處理部分、以及連接到所述第一訪問路徑和所述第二訪問路徑的所述第一緩沖器。