[發(fā)明專利]一種用于LTE的并行Turbo碼內(nèi)交織器的實(shí)現(xiàn)方法

無效

• 申請?zhí)枺?/td>: 201210177005.2
• 申請日: 2012-06-01
• 公開（公告）號: CN102739358A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設(shè)計(jì)）人: 楊盛波
• 申請（專利權(quán)）人: 武漢郵電科學(xué)研究院
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 鄧寅杰

1.一種用于LTE的并行Turbo碼內(nèi)交織器的實(shí)現(xiàn)方法，其方法依次包括以下步驟：

步驟1）、首先，狀態(tài)機(jī)根據(jù)編碼有效信號，轉(zhuǎn)入編碼狀態(tài)，首先根據(jù)碼塊長度k，產(chǎn)生兩個(gè)查表地址，LUT高地址和LUT低地址，LUT低地址查表取出常數(shù)????????????????????????????????????????????????，，，LUT高地址查表取出常數(shù)以及；其中和為3GPP?TS?36.212?V10.0.0協(xié)議5.1.3.2.3節(jié)定義的QPP交織器系數(shù)，LUT表的結(jié)構(gòu)設(shè)計(jì)如下：

；

步驟2）、用8個(gè)時(shí)鐘，按照遞推式，計(jì)算得到，，…,的值，再根據(jù)遞推式，計(jì)算得到

，，…的值，其中，，,，計(jì)算初值的時(shí)候一個(gè)時(shí)鐘輸出一個(gè)交織后的地址；

步驟3）、?接下來，按照遞推式，每個(gè)時(shí)鐘生成8個(gè)交織地址輸出，其中，；

步驟4）、用步驟3）生成的8個(gè)交織地址分別去查8個(gè)內(nèi)容相同的RAM存儲器從而得到8個(gè)比特?cái)?shù)據(jù)，RAM存儲器的內(nèi)容為前級CRC的輸出；

步驟5）、將步驟4）得到的8個(gè)比特?cái)?shù)據(jù)收集起來，組成一路8位的數(shù)據(jù)輸出，并送入下一級RSC編碼器進(jìn)行編碼。