[發明專利]半導體裝置以及半導體裝置的制造方法

有效

• 申請號: 201210175731.0
• 申請日: 2010-01-21
• 公開（公告）號: CN102738095A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 原田惠充;村井誠;田中孝征;中村卓矢
• 申請（專利權）人: 索尼公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 柳春雷

本申請是基于申請日為2010年01月21日、申請號為201010003340.1、發明名稱為“半導體裝置以及半導體裝置的制造方法”的發明專利申請提出的分案申請。

技術領域

本發明涉及半導體裝置以及半導體裝置的制造方法。尤其涉及具有將半導體芯片安裝在被安裝體上的結構的半導體裝置及其制造方法。

背景技術

隨著LSI的高集成化、高性能化和高功能化，成品率下降、安裝面積增大、成本上升等的問題越發變得嚴重。近年來，兼顧了這些問題和LSI性能的Sip(系統級封裝)倍受關注。Sip可分為封裝積層型、芯片堆疊(chip?stack)型、芯片上芯片(chip?on?chip)型等各種構造，其中尤其芯片上芯片型構造由于能夠以短的布線長度將芯片彼此多管腳連接而有利于高速化、低功耗化。

芯片上芯片型的SiP通過例如將存儲芯片和邏輯電路芯片分別經由形成在芯片上的微凸塊并以使芯片的活性面彼此面對面的方式相對配置并連接來實現。

通常，在芯片上芯片型的SiP中，為保護凸塊而在經由凸塊連接的芯片之間封入被稱為底充膠(underfill)材料的液體狀樹脂。底充膠材料例如通過圖19所示的方法(例如，參考專利文獻1)被封入到芯片之間。即，將第一半導體芯片1和安裝在其上的第二半導體芯片2(包括沒有圖示的擴散層、晶體管、布線層等)經由凸塊3連接，在該狀態下使用針頭4供應底充膠材料5。此時，將底充膠材料5滴到第一半導體芯片1的表面中的第二半導體芯片2的附近位置。于是，底充膠材料5潤濕第一半導體芯片1的表面并擴展至第二半導體芯片2的端部，并由此通過毛細現象滲透到芯片間的空隙中。另外，通過毛細現象滲透的底充膠材料5如圖20A、圖20B所示，在第二半導體芯片2的外圍部形成朝底部擴展的填角6(fillet)。之后，通過熱處理使底充膠材料5固化。由此，在防止凸塊3因應力集中而產生裂紋的同時減緩吸濕等外部應力的影響，并且確保了上下芯片間的連接可靠性。

專利文獻1：日本專利文獻特開2005-276879號公報。

發明內容

底充膠材料的封入處理利用下面的(1)～(3)的現象來進行。

(1)底充膠材料5的滴下。

(2)被滴下的底充膠材料5潤濕第一半導體芯片1的表面并擴散的現象。

(3)潤濕擴散了的底充膠材料5通過毛細現象滲透到芯片間的空隙中的現象。

此時，為了在芯片間的間隙中不產生空洞(氣泡)地使底充膠材料5滲透，最好第一半導體芯片1的表面的潤濕擴展性高、即表面張力小。另外，為了使底充膠材料5無空洞地均勻滲透，最好不存在局部潤濕擴展性差的部分。

另一方面，根據LSI的圖案，如圖21所示，會在第一半導體芯片1的表面上通過覆蓋LSI的最上層的布線圖案7的鈍化膜8而形成臺階部9。特別是如圖22A～圖22C所示，當最上層的布線圖案7與底充膠材料5的滲透方向Y垂直地形成時，鈍化膜8的臺階部9將與布線圖案7平行地形成。因此，底充膠材料5的流動性受鈍化膜8在臺階部9處的表面張力的阻礙。因此，例如由于第一半導體芯片1的制造偏差，底充膠材料5到達第二半導體芯片2端部的速度和量將根據每個芯片而變化。其結果是，例如圖23所示，在上下芯片間的空隙中產生空洞11，成為引起連接部的可靠性變差的主要原因。

另外，如果底充膠5的流動性受阻，則在該封入處理中將喪失上述(1)～(3)間的平衡。因此，例如與潤濕第一半導體芯片1的表面并擴散的底充膠材料5或滲透到芯片間的空隙中的底充膠材料5相比，有時從針頭4滴下的底充膠材料5的量會過剩。在這種情況下，如上述圖23所示，在供應區域10附近的第二半導體芯片2上發生底充膠材料5的攀移(蔓延)12。其結果是存在以下的問題；在本應被底充膠材料5填充的上下芯片間的空隙中產生上述的空洞11，從而連接部的可靠性變差。另外，由于發生攀移12，將導致底充膠材料5填充不足。

特別是近年來隨著LSI的集成化技術的提高和對小型化的要求，在芯片上芯片型的半導體裝置(SiP)中研究了第一半導體芯片1的進一步的小型化。因此，即使依照第二半導體芯片2的芯片尺寸供應規定量的底充膠材料5，也需要將該供應區域10靠近第二半導體芯片2來設定。其結果是，例如在第二半導體芯片2的端面和針頭4之間毛細管力起作用，從而上述攀移12將變得更加容易發生。