[發明專利]進位保留乘法器

有效

• 申請號: 201210175434.6
• 申請日: 2012-05-30
• 公開（公告）號: CN102722351A
• 公開（公告）日: 2012-10-10
• 發明（設計）人: 賈嵩;李夏禹;劉俐敏
• 申請（專利權）人: 北京大學
• 主分類號: G06F7/52
• 分類號: G06F7/52
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

1.一種進位保留乘法器，包括多個全加器，其特征在于，位于所述乘法器的加法鏈最后一級的全加器SFA1的結構為：包括串聯的第一進位輸出電路和第一本位和輸出電路；

所述第一進位輸出電路包括：第一反相器以及串聯的電路P1和電路N1；所述電路P1和所述電路N1分別連接所述第一反相器的一端，所述第一反相器的另一端輸出進位輸出信號Co；

所述電路P1包括：PMOS管MP1、MP2和MP3；其中，MP1與MP2串聯后的電路與MP3并聯，且所述MP1連接輸入信號C，所述MP2連接輸入信號B，MP3連接輸入信號A；

所述電路N1包括：NMOS管MN1、MN2和MN3；其中，MN2與MN3并聯后的電路與MN1串聯，且所述MN1連接輸入信號A，所述MN2連接輸入信號B，MN3連接輸入信號C；

所述第一本位和輸出電路包括：第二反相器以及并聯的電路P2和電路N2；所述電路P2和所述電路N2分別連接所述第二反相器的一端，所述第二反相器的另一端輸出本位和輸出信號S；

所述電路P2包括：并聯的電路P21和電路P22；

所述電路P21包括：PMOS管MP4、MP5和MP6，MP4和MP5并聯后的電路與MP6串聯，所述MP4連接輸入信號B，MP5連接輸入信號C；

所述電路P22包括：串聯的PMOS管MP7、MP8和MP9，MP7、MP8和MP9分別連接輸入信號A、B、C；

所述電路N2包括：并聯的電路N21和電路N22；

所述電路N21包括：NMOS管MN4、MN5、MN6和MN7；MN5、MN6和MN7并聯后的電路與MN4串聯；MN5、MN6和MN7分別連接輸入信號A、B、C；

所述電路N22包括：串聯的NMOS管MN8和MN9，MP8、MP9分別連接輸入信號C、B。

2.如權利要求1所述的乘法器，其特征在于，所述乘法器為4×4乘法器。

3.如權利要求2所述的乘法器，其特征在于，所述乘法器第2級的第1個全加器SFA2包括：串聯的第二進位輸出電路和第二本位和輸出電路；

所述第二進位輸出電路包括：第三反相器以及串聯的電路P1’和電路N1’；所述電路P1’和所述電路N1’分別連接所述第三反相器的一端，所述第三反相器的另一端輸出進位輸出信號Co’；

所述電路P1’包括：PMOS管MP1’、MP2’和MP3’；其中，MP1’與MP3’并聯后的電路與MP2’串聯，且所述MP1’連接輸入信號A’，所述MP3’連接輸入信號B’，MP2’連接輸入信號C’；

所述電路N1’包括：NMOS管MN1’、MN2’和MN3’；其中，MN1’與MN2’串聯后的電路與MN3’并聯，且所述MN1’連接輸入信號A’，所述MN2’連接輸入信號B’，MN3’連接輸入信號C’；

所述第二本位和輸出電路包括：第四反相器以及并聯的電路P2’和電路N2’；所述電路P2’和所述電路N2’分別連接所述第四反相器的一端，所述第四反相器的另一端輸出本位和輸出信號S’；

所述電路P2’包括：并聯的電路P21’和電路P22’；

所述電路P21’包括：PMOS管MP4’、MP5’和MP6’，MP4’和MP5’并聯后的電路與MP6’串聯，所述MP4’連接輸入信號A，MP5’連接輸入信號C’；

所述電路P22’包括：串聯的PMOS管MP7’和MP8’，MP7’、MP8’分別連接輸入信號A’、B’；

所述電路N2’包括：并聯的電路N21’和電路N22’；

所述電路N21’包括：NMOS管MN4’、MN5’和MN6’；MN5’、MN6’并聯后的電路與MN4’串聯；MN5’、MN6’分別連接輸入信號A’、B’；

所述電路N22’包括：串聯的NMOS管MN7’和MN8’，MP7’、MP8’分別連接輸入信號C’、A’。

4.如權利要求2或3所述的乘法器，其特征在于，所述乘法器的部分積由與門陣列產生，且每行的與門共用一個NMOS管。