[發明專利]高壓P型LDMOS器件及制造方法

有效

• 申請號: 201210174552.5
• 申請日: 2012-05-30
• 公開（公告）號: CN103456784B
• 公開（公告）日: 2017-02-15
• 發明（設計）人: 邢超;劉劍;孫堯
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 丁紀鐵

1.一種高壓P型LDMOS器件，在元胞區內P型襯底上具有第一N型阱、第二N型阱、P型阱以及位于硅表面的柵氧化層及多晶硅柵極，其特征在于：

所述第一N型阱深度大于第二N型阱及P型阱，將第二N型阱及P型阱包含容納，第二N型阱及P型阱在第一N型阱中水平排布互相抵靠；

所述第二N型阱中，包含有重摻雜N型區、淺槽隔離結構及源區，淺槽隔離結構位于重摻雜N型區和源區之間，重摻雜N型區將所述第二N型阱引出；

所述P型阱，包含住漏區及一淺槽隔離結構，淺槽隔離結構位于漏區靠近溝道一側，所述P型阱的靠近溝道的邊界與第二N型阱靠近溝道的邊界抵靠在柵氧化層下的第一N阱中；

柵氧化層，淀積在源區與漏區之間的硅片表面上，其一側延伸至源區靠近溝道的一側界面處，其另一端延伸至漏區溝道一側的淺槽隔離結構的上方；

多晶硅柵極，淀積覆蓋在所述柵氧化層上。

2.如權利要求1所述的高壓P型LDMOS器件，其特征在于：所述的P型阱在漏區左側的淺槽隔離結構之下呈現臺階狀，即靠近溝道區的P型阱的結深小于漏區之下的P型阱，且靠近溝道區的P型阱的摻雜濃度也小于漏區之下的P型阱。

3.如權利要求1所述的高壓P型LDMOS器件的制造方法，其特征在于：包含如下步驟：

步驟1，淺槽隔離結構刻蝕之前，進行漏擴展區的P型阱注入，通過注入能量微調，使垂直方向的摻雜濃度峰值位于和淺槽隔離結構刻蝕深度相近的0.3～0.5μm的深度范圍內；

步驟2，進行淺槽隔離結構刻蝕，刻蝕區域的摻雜硅被去除，淺槽隔離結構下方的P型阱雜質濃度降低；

步驟3，采用熱推進工藝，在器件漏擴展區的淺槽隔離結構下形成臺階狀的P型阱。