[發(fā)明專利]低噪聲帶隙基準(zhǔn)電路和基準(zhǔn)源產(chǎn)生系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201210173518.6
• 申請日: 2012-05-30
• 公開（公告）號: CN102681584A
• 公開（公告）日: 2012-09-19
• 發(fā)明（設(shè)計）人: 張琦
• 申請（專利權(quán)）人: 昆山銳芯微電子有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

1.一種低噪聲帶隙基準(zhǔn)電路，其特征在于，包括：啟動電路、鉗位電路、溫度系數(shù)補(bǔ)償電路和輸出電路；

所述啟動電路用于向其他電路提供啟動電壓，并在其他電路啟動后關(guān)閉；

所述鉗位電路包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；所述第一PMOS管的柵極與漏極相連，源極耦接第一基準(zhǔn)電壓，漏極連接第一NMOS管的漏極；所述第一NMOS管的源極連接所述溫度系數(shù)補(bǔ)償電路，柵極連接第二NMOS管的柵極；所述第二PMOS管的柵極連接所述第一PMOS管的柵極，源極耦接第一基準(zhǔn)電壓，漏極連接第二NMOS管的漏極；所述第二NMOS管的柵極連接漏極并連接至所述啟動電路，源極連接所述溫度系數(shù)補(bǔ)償電路；

所述溫度系數(shù)補(bǔ)償電路用于對鉗位電路輸出的電壓進(jìn)行溫度系數(shù)補(bǔ)償，并產(chǎn)生與溫度無關(guān)的基準(zhǔn)電壓；

所述輸出電路連接所述溫度系數(shù)補(bǔ)償電路，用于接收所述與溫度無關(guān)的基準(zhǔn)電壓并輸出第二基準(zhǔn)電壓。

2.如權(quán)利要求1所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述鉗位電路還包括第一電阻和第二電阻，所述第一電阻的第一端連接第一基準(zhǔn)電壓，第二端連接第一PMOS管的源極；所述第二電阻的第一端連接第一基準(zhǔn)電壓，第二端連接第二PMOS管的源極。

3.如權(quán)利要求1所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述溫度系數(shù)補(bǔ)償電路包括：第三PMOS管、第三電阻、第四電阻、第一PNP晶體管、第二PNP晶體管、第三PNP晶體管和第四PMOS管；

所述第三PMOS管的源極耦接第一基準(zhǔn)電壓，柵極連接第一PMOS管的柵極，漏極連接第三電阻的第一端并輸出啟動電路的關(guān)斷電壓；

所述第三電阻的第二端連接第一PNP晶體管的發(fā)射極；

所述第一PNP晶體管的基極與集電極相連并連接至負(fù)向電壓；

第四電阻的第一端連接第一NMOS管的源極，第二端連接第二PNP晶體管的發(fā)射極；

所述第二PNP晶體管的基極與集電極相連并連接至負(fù)向電壓；

所述第三PNP晶體管的發(fā)射極連接所述第二NMOS管的源極，基極與集電極相連并連接負(fù)向電壓；

所述第四PMOS管的柵極連接所述第三PMOS管的柵極，源極耦接第一基準(zhǔn)電壓，漏極作為所述溫度系數(shù)補(bǔ)償電路的輸出端輸出與溫度無關(guān)的基準(zhǔn)電壓。

4.如權(quán)利要求3所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述第三電阻為可變電阻。

5.如權(quán)利要求3所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述第一PNP晶體管的面積與第三PNP晶體管的面積相同，且所述第一PNP晶體管的面積與第二PNP晶體管的面積之間的比值為8：1。

6.如權(quán)利要求3所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述溫度系數(shù)補(bǔ)償電路還包括第五電阻和第六電阻，所述第五電阻的第一端連接第一基準(zhǔn)電壓，第二端連接第三PMOS管的源極；所述第六電阻的第一端連接第一基準(zhǔn)電壓，第二端連接所述第四PMOS管的源極。

7.如權(quán)利要求1所述的低噪聲帶隙基準(zhǔn)電路，其特征在于，所述啟動電路包括：第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；

所述第五PMOS管的柵極接收啟動控制信號，源極連接第一基準(zhǔn)電壓，漏極連接第六PMOS管的源極；

所述第六PMOS管的柵極連接第七PMOS管的柵極，漏極連接第七PMOS管的源極；

所述第七PMOS管的柵極連接負(fù)向電壓，漏極連接第三NMOS管的漏極；

所述第三NMOS管的柵極接收溫度系數(shù)補(bǔ)償電路輸出的關(guān)斷電壓，源極連接負(fù)向電壓；

所述第四NMOS管的柵極接收啟動控制信號，源極連接負(fù)向電壓，漏極連接第三NMOS管的漏極；

所述第五NMOS管的柵極連接第四NMOS管的漏極，漏極連接第一基準(zhǔn)電壓，源極連接第六NMOS管的漏極，并作為啟動電路的輸出端，輸出啟動電壓；

所述第六NMOS管的柵極接收啟動控制信號，源極連接負(fù)向電壓。