[發明專利]具有增強的電流吸收能力的運算跨導放大器

有效

• 申請號: 201210171001.3
• 申請日: 2012-05-24
• 公開（公告）號: CN103427774B
• 公開（公告）日: 2017-02-01
• 發明（設計）人: 段毅君
• 申請（專利權）人: 意法半導體研發(深圳)有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華

技術領域

本發明總體涉及放大器電路，并且具體地涉及運算跨導放大器電路。

背景技術

參照圖1，顯示了配置為非反相單位增益緩沖器的傳統運算跨導放大器100的電路圖。

放大器100包括差分輸入級101，差分輸入級101包括作為差分晶體管配對104和106的尾電流源的第一電流源102。晶體管104和106包括n溝道型的MOSFET晶體管，晶體管104和106的源極端子在節點108處連接在一起。第一電流源102耦合在節點108與參考節點110(在所示電路中包括電路接地GND)之間。晶體管104的柵極耦合至放大器100的正輸入端子IN+。晶體管106的柵極耦合至放大器100的負輸入端子IN-。差分輸入級101進一步包括p溝道型MOSFET晶體管114和116的配對形成的負載電路，p溝道型MOSFET晶體管114和116以電流鏡配置連接。晶體管114具有在節點120處耦合至晶體管104的漏極端子的漏極端子，以及耦合至參考節點111(在所示電路中包括正電源節點VDD)的源極端子。晶體管116具有在節點122處耦合至晶體管106的漏極端子的漏極端子，以及耦合至參考節點111的源極端子。晶體管114和116的柵極連接于一起并且在節點120處連接至晶體管104和114的漏極端子。節點122形成差分輸入級101的輸出。

放大器100進一步包括單端輸出級131。輸出級131包括第二電流源134以及p溝道型的MOSFET晶體管136。第二電流源134和晶體管136串聯耦合在參考節點111和參考節點110之間。具體而言，晶體管136的源極端子耦合至參考節點111，晶體管136的漏極端子耦合至輸出節點140，以及第二電流源134耦合在輸出節點140和參考節點110之間。晶體管136的柵極在差分輸入級101的輸出處耦合至節點122。

為了實現放大器100用作非反相單位增益緩沖器的配置，在輸出節點140和放大器100的負輸入端子IN-之間形成分路連接144。

電阻器148和電容器150串聯耦合在輸出節點140與節點122之間以形成密勒補償網絡。

放大器100的缺點在于，其并不響應于施加至輸出節點140的電流I_sink而具有滿意的電流吸收動作。這是因為施加至輸出節點140的吸收電流I_sink由第二電流源134單獨放電。存在電流源134吸收能力不足的危險，這將導致在輸出節點140處的不期望的電壓上升。在輸出節點140處電壓上升可能威脅耦合至輸出節點的下游(例如下一級)電路。

本領域需要具有增強電流吸收能力的改進的單端輸出級電路。

發明內容

在一個實施例中，電路包括：放大器電路，具有輸入端子和輸出端子；電流吸收晶體管，具有耦合至輸出端子的第一導電端子、耦合至參考電源節點的第二導電端子、以及控制端子；以及電壓感測電路，具有耦合至輸入端子的第一輸入、耦合至輸出端子的第二輸入以及耦合至電流吸收晶體管的控制端子的輸出。

在一個實施例中，電路包括：非反相單位增益緩沖放大器，具有輸入端子和輸出端子；電流吸收晶體管，具有耦合至輸出端子的第一導電端子、耦合至參考電源節點的第二導電端子、以及控制端子；以及電壓感測電路，耦合至控制端子并且配置為響應于感測到超出輸入端子處的電壓的輸出端子處的電壓的上升而激活電流吸收晶體管。

在另一個實施例中，方法包括：以單位增益將輸入電壓緩沖直至輸出電壓；感測超出輸入電壓的輸出電壓的上升；以及響應于所述感測而從輸出電壓處節點選擇性地吸收電流。

在另一個實施例中，電路包括：非反相單位增益緩沖放大器，具有輸入端子和輸出端子；電流吸收晶體管，具有耦合至輸出端子的第一導電端子、耦合至參考電源節點的第二導電端子以及控制端子；電阻器，耦合在控制端子和參考電源節點之間；第一晶體管，具有耦合至控制端子的第一導電端子以及耦合至輸出端子的第二導電端子；以及第二晶體管，具有耦合至輸入端子的第一導電端子以及配置以接收參考電流的第二導電端子，其中第一晶體管和第二晶體管以電流鏡配置連接。

通過結合所附附圖閱讀的實施例的以下具體詳述將使得本發明的上述和其他特征和優點變得明顯。具體描述以及附圖僅作為公開的示例，而非限定了由所附權利要求及其等同物限定的本發明的范圍。

附圖說明

通過未按照比例繪制的所附附圖中的示例示出了一些實施例，其中類似的附圖標記指示相似的部件，并且其中：

圖1是配置作為非反相單位增益緩沖器的傳統運算跨導放大器的電路圖；