[發明專利]用于減小高-k介電層和III-V族化合物半導體器件之間的費米能級牽制的（110）表面定向

有效

• 申請號: 201210167343.8
• 申請日: 2012-05-25
• 公開（公告）號: CN103123930A
• 公開（公告）日: 2013-05-29
• 發明（設計）人: 鄭兆欽;柯志欣;萬幸仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/49;H01L29/04
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種器件，包括：

III-V族化合物半導體襯底，包括具有（110）晶體定向的表面；以及

柵疊層，設置在所述III-V族化合物半導體襯底上方，其中，所述柵疊層包括：

高-k介電層，設置在具有所述（110）晶體定向的所述表面上方，以及

柵電極層，設置在所述高-k介電層上方。

2.根據權利要求1所述的器件，其中，所述III-V族化合物半導體襯底是InAs襯底。

3.根據權利要求1所述的器件，其中，所述高-k介電層和具有所述（110）晶體定向的所述表面之間的界面基本沒有所述III-V族化合物半導體襯底的本征氧化物。

4.根據權利要求1所述的器件，其中，所述高-k介電層包括氧化鉿（HfO₂）和氧化鋁（Al₂O₃）中的一種。

5.根據權利要求1所述的器件，其中，所述柵疊層沒有界面氧化物層，所述界面氧化物層設置在所述高-k介電層和具有所述（110）晶體定向的所述表面之間。

6.根據權利要求1所述的器件，進一步包括：源極區和漏極區，所述源極區和所述漏極區設置在所述III-V族化合物半導體襯底中，其中，所述柵疊層介于所述源極區和所述漏極區之間。

7.一種集成電路器件，包括：

III-V族化合物半導體襯底，包括鰭結構，其中，所述鰭結構包括：具有（100）晶體定向的頂面和具有（110）晶體定向的側壁表面；

柵極結構，橫穿所述鰭結構，所述柵極結構橫穿所述鰭結構的源極區和漏極區，使得溝道區被限定在所述源極區和所述漏極區之間；以及

其中：

硬掩模層設置在具有所述（100）晶體定向的所述鰭結構的所述頂面上方的所述溝道區中，以及

所述柵極結構包括柵極介電層和柵電極，所述柵極介電層設置在所述硬掩模層和具有所述（110）晶體定向的所述鰭結構的所述側壁表面上方，并且所述柵電極設置在所述柵極介電層上方。

8.根據權利要求7所述的集成電路器件，其中，所述III-V族化合物半導體襯底是InAs襯底。

9.根據權利要求7所述的集成電路器件，其中，所述柵極介電層設置在具有所述（110）晶體定向的所述鰭結構的所述側壁表面上。

10.一種方法，包括：

提供III-V族化合物半導體材料，所述III-V族化合物半導體材料包括具有（110）晶體定向的表面；

去除設置在具有所述（110）晶體定向的所述表面上方的本征氧化物；以及

在去除本征氧化物之后，在所述III-V族化合物半導體材料上方形成柵疊層，其中，形成所述柵疊層包括：

在具有所述（110）晶體定向的所述表面上方形成高-k介電層，以及

形成設置在所述高-k介電層上方的柵電極。