[發(fā)明專利]PMOS晶體管的形成方法

有效

• 申請?zhí)枺?/td>: 201210165882.8
• 申請日: 2012-05-24
• 公開（公告）號: CN103426767A
• 公開（公告）日: 2013-12-04
• 發(fā)明（設計）人: 何永根;陳勇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發(fā)明涉及半導體制造工藝領域，尤其涉及PMOS晶體管的形成方法。

背景技術

集成電路制造工藝一直遵循著摩爾定律高速發(fā)展，CMOS器件的特征尺寸始終按照一定的比例不斷的縮小，采用高k材料的柵介質層（以下簡稱為高k柵介質層）取代傳統(tǒng)的SiO₂材料的柵介質層是集成電路發(fā)展的必然趨勢。然而，在高k柵介質層上形成金屬柵電極時仍有許多問題急待解決，其中一個就是功函數(shù)的匹配問題，因為功函數(shù)將直接影響器件的閾值電壓（Vt）和晶體管的性能，因此功函數(shù)必須調整到CMOS器件的合適工作范圍之內。并且，NMOS的功函數(shù)大約為4.2eV，PMOS的功函數(shù)大約為5.2eV，PMOS晶體管的功函數(shù)較高，研究發(fā)現(xiàn)PMOS晶體管的較高的功函數(shù)難以調節(jié)。

現(xiàn)有技術做出種種努力，以獲得PMOS晶體管合適的功函數(shù)。例如，公布日為2011年5月25日、申請公布號為CN?102074469?A的中國專利申請公開了一種用于PMOS晶體管的功函數(shù)的調節(jié)方法，該方法利用物理氣相沉積（PVD）工藝，在高k柵介質層上沉積一層金屬氮化物膜或金屬膜，作為金屬柵電極，然后采用離子注入方法往金屬柵電極中注入Al等元素，通過高溫熱退火使摻雜金屬離子擴散到金屬柵電極與高k柵介質層的界面上，從而可以調節(jié)功函數(shù)。

然而，現(xiàn)有技術通常是采用PVD工藝形成功函數(shù)金屬層，并且調節(jié)功函數(shù)的方法通常是通過優(yōu)化PVD工藝參數(shù)來獲得。然而，傳統(tǒng)的沉積技術（例如PVD）已很難滿足尺寸日趨縮小的半導體器件的工藝需要，而原子層沉積工藝（ALD，atomic?layer?deposition）具備精確的厚度控制和高度的穩(wěn)定性能，且利用ALD工藝即使對于縱寬比高達100∶1的結構也可實現(xiàn)良好的階梯覆蓋，并且由于ALD工藝順應半導體工藝具有更低的熱預算，利用ALD工藝形成高k柵介質層將減少對高k柵介質層的損傷，增加了高k柵介質層的穩(wěn)定性。因此，ALD工藝已逐漸取代傳統(tǒng)沉積工藝而在半導體制造領域得到廣泛應用。

因此，如何調節(jié)PMOS晶體管的功函數(shù)，特別是采用ALD工藝形成成功函數(shù)金屬層過程中如何調節(jié)PMOS晶體管的功函數(shù)，成為目前急需解決的問題。

發(fā)明內容

本發(fā)明解決的技術問題是現(xiàn)有技術存在PMOS晶體管的功函數(shù)難以調節(jié)，特別是采用ALD工藝形成功函數(shù)金屬層時如何調節(jié)功函數(shù)的問題。

為解決上述技術問題，本發(fā)明實施例提供一種PMOS晶體管的形成方法，包括：提供形成有柵介質層的襯底；形成覆蓋所述柵介質層的功函數(shù)金屬層，所述功函數(shù)金屬層的材料為金屬氮化物；在所述襯底所在的反應腔內通入NH₃氣體，并對所述功函數(shù)金屬層進行熱處理，以增加功函數(shù)金屬層的含氮量；進行熱處理后，在所述功函數(shù)金屬層上形成柵電極。

可選地，所述反應腔壓強在1torr至30torr之間，所述熱處理的溫度在500℃至800℃之間，所述熱處理的時間在1秒至100秒之間，所述NH₃氣體流量在1sccm至60slm之間。

可選地，所述功函數(shù)金屬層的材料是TiN或TaN。

可選地，利用原子層沉積工藝形成所述功函數(shù)金屬層。

可選地，所述柵介質層的材料為高k介質材料。

可選地，所述高k介質材料包括HfO₂、HfSiON、ZrO₂、Al₂O₃中的任意一種或其任意組合。

可選地，所述提供形成有柵介質層的襯底包括：提供襯底；在所述襯底上形成偽柵結構，所述偽柵結構包括偽柵電極、位于所述偽柵電極和所述襯底之間的柵介質層；在所述襯底上形成層間介質層，所述層間介質層的上表面與偽柵結構的上表面齊平；去除所述偽柵電極。

可選地，在形成偽柵結構之后，形成層間介質層之前，在所述襯底內形成源極和漏極。

可選地，所述偽柵結構進一步包括位于柵介質層和偽柵電極之間的刻蝕停止層。

可選地，所述形成偽柵結構的步驟包括：提供襯底；在所述襯底上依次形成介質層和刻蝕停止層；在所述刻蝕停止層上形成多晶硅層，圖形化所述多晶硅層，形成偽柵電極；以所述偽柵電極為掩膜，刻蝕所述介質層和刻蝕停止層，形成偽柵結構，所述刻蝕后的介質層構成柵介質層。

可選地，所述刻蝕停止層的材料為TiN或TaN。

可選地，利用原子層沉積工藝形成所述刻蝕停止層。