[發明專利]PMOS晶體管及其形成方法

有效

• 申請號: 201210165881.3
• 申請日: 2012-05-24
• 公開（公告）號: CN103426766A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 焦明潔;宋化龍;隋運奇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L29/78;H01L29/10
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制作領域，特別涉及一種PMOS晶體管及其形成方法。

背景技術

現有半導體器件制作工藝中，由于應力可以改變硅材料的能隙和載流子遷移率，因此通過應力來提高MOS晶體管的性能成為越來越常用的手段。具體地，通過適當控制應力，可以提高載流子（NMOS晶體管中的電子，PMOS晶體管中的空穴）遷移率，進而提高驅動電流，以此極大地提高MOS晶體管的性能。

目前，采用嵌入式硅鍺（Embedded?SiGe）技術以提高PMOS晶體管溝道區空穴的遷移率，即在需要形成源區和漏區的區域先形成硅鍺材料，然后再進行摻雜形成PMOS晶體管的源區和漏區；形成所述硅鍺材料是為了引入硅和硅鍺（SiGe）之間晶格失配形成的壓應力，以提高PMOS晶體管的性能。

圖1~圖5為現有具有硅鍺源漏區的PMOS晶體管形成過程的剖面結構示意圖。

參考圖1，提供半導體襯底100，所述半導體襯底100上形成有柵極結構101，所述柵極結構101包括位于半導體襯底100上的柵介質層和位于柵介質層上的柵電極，所述柵極結構101的側壁形成有偏移側墻102，所述半導體襯底100內形成有用于隔離有源區的淺溝道隔離結構103。

參考圖2，以所述柵極結構101和偏移側墻102為掩膜，對柵極結構101和偏移側墻102兩側的半導體襯底100進行第一離子注入，形成輕摻雜區104。

參考圖3，在所述偏移側墻102的兩側形成主側墻105。

參考圖4，以所述柵極結構101、偏移側墻102和主側墻105為掩膜，刻蝕柵極結構101和主側墻105兩側的半導體襯底100，形成凹槽106。所述凹槽106的形狀為sigma形狀。

參考圖5，在所述凹槽106（參考圖4）內填充滿硅鍺層107；以所述柵極結構101、偏移側墻102和主側墻105為掩膜，對所述硅鍺層107進行第二離子注入，形成源/漏區（圖中未示出）；第二離子注入后還包括對所述半導體襯底100進行退火。

現有形成的具有硅鍺源漏區的PMOS晶體管易引起短溝道效應。

更多關于硅鍺源漏區的PMOS晶體管的制作方法請參考專利號為US7569443的美國專利。

發明內容

本發明解決的問題是提供一種PMOS晶體管及其形成方法，有效減輕短溝道效應。

為解決上述問題，本發明實施例提供了一種PMOS晶體管的形成方法，包括：

提供半導體襯底，所述半導體襯底上形成有柵極結構，所述柵極結構的兩側側壁形成有偏移側墻；

刻蝕所述柵極結構和偏移側墻兩側的半導體襯底，形成第一凹槽；

在所述第一凹槽內填充滿第一硅鍺層；

對所述第一硅鍺層進行第一離子注入，形成輕摻雜區；

在所述偏移側墻兩側形成主側墻；

刻蝕所述柵極結構和主側墻兩側的第一硅鍺層和半導體襯底，形成第二凹槽，第二凹槽的深度大于第一凹槽的深度；

在所述第二凹槽內填充滿第二硅鍺層。

可選的，所述第一凹槽的深度為10~28納米。

可選的，所述第一硅鍺層中鍺原子的摩爾百分比濃度為5%~20%。

可選的，所述第一離子注入的離子為硼離子、鎵離子或銦離子。

可選的，所述第一離子注入的注入的劑量范圍為2E14atom/cm²~2E15atom/cm²，注入的能量范圍為0.5KeV~6KeV。

可選的，所述第二溝槽的深度為40~80納米。

可選的，所述第二硅鍺層中鍺原子的摩爾百分比濃度大于第一硅鍺層中鍺原子的摩爾百分比濃度。

可選的，所述第二硅鍺層中鍺原子的摩爾百分比濃度為15%~60%。

可選的，所述第二溝槽的形狀為sigma形狀。

可選的，所述sigma形狀的第二溝槽的形成過程為：干法刻蝕所述柵極結構和主側墻兩側的第一硅鍺層和半導體襯底，形成第三溝槽，第三溝槽的形狀為矩形，第三溝槽的深度大于第一硅鍺層的厚度；濕法刻蝕所述第三凹槽暴露的第一硅鍺層和半導體襯底，形成sigma形狀的第二溝槽，第二溝槽的深度大于第一溝槽的深度。

可選的，還包括：對所述第二硅鍺層進行離子注入，形成摻雜區。

本發明實施例還提供了一種PMOS晶體管，包括：

半導體襯底，位于半導體襯底上的柵極結構，位于柵極結構兩側側壁的偏移側墻；