[發明專利]一種基準電流源

有效

• 申請號: 201210165187.1
• 申請日: 2012-05-25
• 公開（公告）號: CN103425177A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 文光俊;劉佳欣;王耀;張濤
• 申請（專利權）人: 電子科技大學;無錫成電科大科技發展有限公司
• 主分類號: G05F3/30
• 分類號: G05F3/30
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 周永宏

技術領域

本發明屬于模擬集成電路設計領域，特別涉及一種基準電流源的設計。

背景技術

基準電流源是集成電路中一個重要的模塊電路，它為其它功能模塊提供一個穩定的靜態工作點，廣泛應用于放大器、振蕩器、比較器、鎖相環、ADC/DAC等電路中，電流源的精確度在很大程度上決定了功能模塊的穩定性。

電源電壓、溫度變化和工藝偏差是影響基準電流源精度的重要因素，一個設計良好的基準電流源應具有隨電源電壓、溫度變化和工藝偏差保持穩定的輸出電流，可將基準電流源的輸出電流用如下模型表示：

I=f(V,T,P)

其中，I為輸出電流，V為電源電壓，T為絕對溫度，P為集成電路制造工藝，f表示一種函數關系。

而集成電路制造工藝的偏差對電流精度的影響主要表現在由工藝偏差導致的MOS管閾值電壓、載流子遷移率以及集成電阻的變化，工藝偏差對MOS管閾值電壓和集成電阻影響較大，對載流子遷移率影響較小。上式又可以改寫為：

I=f(V,T,μ，V_th,R)

其中，μ為載流子遷移率，V_th為MOS管的閾值電壓，R為集成電阻，μ和V_th同時又受溫度T的影響。

1965年，Widlar在IEEE的“電路理論學報”上發表的文章“Some?Circuit?Design?Techniques?for?Linear?Integrated?Circuits.Circuit?Theory”提出了一種基準電流源，圖1是采用CMOS器件的Widlar電流源，該電流源可以消除電源電壓和MOS管閾值電壓的影響，該理論構成了電流源技術研究的基礎。Widlar電流源可用如下模型表示：

I=f(T,μ，R)

該電流源的輸出電流與絕對溫度成正比，且電路用到了較大阻值的電阻。在標準CMOS集成電路工藝下，電阻的精確度很低，偏差可能達到20%以上，引起輸出電流的不穩定，如圖2所示，實現表示典型工藝，虛線分別表示兩種極限工藝偏差，圖4中的實線、虛線表示的含義與圖2相同；而且大阻值的電阻會占用很大的芯片面值，導致芯片成本的增加。需要說明的是：典型工藝就是集成電路器件參數（閾值電壓、載流子遷移率、電阻阻值等）為標稱值的工藝條件。但是由于在集成電路制造過程中沒有那么精確，器件的尺寸、離子擴散的濃度等會有所偏差，由此帶來了集成電路器件參數的變化（變大或變?。?，變大或變小的兩種極限就是極限工藝。一般用工藝角來表示工藝條件，這三種分別為典型、最快、最慢工藝角。

1997年，Oguey提出了一種無電阻的基準電流源，如圖3所示，該電路用工作在線性區的MOS管代替電阻，且輸出電流與MOS管閾值電壓無關，具有芯片面積小、工藝偏差小的優點。該電路已經成為基準電流源設計的經典結構和主流技術，這項技術發表于JSSC的“CMOS?current?reference?without?resistance”上。該結構的基準電流源溫度對輸出電流的影響集中體現在載流子遷移率和MOS電阻兩端的電壓上，因此輸出電流模型可以表示為：

I=f(V_ds,μ)

其中，V_DSR為MOS電阻兩端的電壓：

VDSR=(ηlnKkBe)T]]>

η為亞閾值斜率因子，K為電路中MOS管的寬長比的比值，k_B為波爾茲曼常數，e為一個電子的電荷量，T為絕對溫度。上式括號內的部分可視為常數，因此MOS電阻兩端的電壓與絕對溫度成正比。

由此可見，Oguey電流源的輸出電流僅受MOS電阻兩端電壓V_DSR和載流子遷移率μ影響，V_DSR是一個溫度變量，μ既是溫度變量，又是工藝變量。

輸出電流的溫度系數可以表示為：

TC(I)=TC(μ)+2TC(V_DSR)

工藝偏差對輸出電流的影響可以表示為：

dI(P)=dμ(P)