[發明專利]電壓保護集成電路和電壓保護系統

有效

• 申請號: 201210164561.6
• 申請日: 2012-05-24
• 公開（公告）號: CN102800666A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: N·加涅;格雷戈里·A·馬赫爾;C·克萊恩
• 申請（專利權）人: 快捷半導體（蘇州）有限公司;快捷半導體公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京派特恩知識產權代理事務所(普通合伙) 11270
• 代理人: 武晨燕;張穎玲

1.一種電壓保護集成電路(IC)，其包括：

外部IC連接點；

IC襯底連接點，其中，當所述外部IC連接點的電壓處于正常工作電壓范圍內時所述IC襯底連接點的電壓被設置成第一電壓；

電壓箝位電路，其被配置成：當所述外部IC連接點的電壓超出所述正常工作電壓范圍時，將所述IC內部的一個或多個電路的電壓源箝位在正常工作電壓范圍內；以及

欠電壓電路，其通信地連接到所述箝位電路，并且被配置成：當所述IC的所述外部IC連接點的電壓小于0伏時，將所述襯底的電壓設置成第二電壓。

2.根據權利要求1所述的電壓保護IC，其中所述欠電壓電路被配置成：當所述外部IC連接點處的電壓小于0伏時，將所述襯底的電壓設置成等于所述外部IC連接點處的電壓。

3.根據權利要求1和2中任一項所述的電壓保護IC，其中所述欠電壓電路被配置成：當所述外部IC連接點的電壓小于0伏時，將所述IC襯底連接點的電壓設置在所述外部IC連接點的電壓的晶體管閾值電壓以內。

4.根據權利要求1和2中任一項所述的電壓保護IC，其中所述欠電壓電路包括N型金屬氧化物半導體(NMOS)晶體管，所述NMOS晶體管的柵極區域通信地連接到地電勢，所述NMOS晶體管的源極區域通信地連接到所述襯底連接點，并且其中，當所述外部IC連接點的電壓小于0伏時，所述IC襯底連接點通過所述NMOS晶體管設置到所述外部IC連接點的電壓。

5.根據權利要求1-4中任一項所述的電壓保護IC，其中所述欠電壓電路被配置成：

當所述外部IC連接點處的電壓小于0伏時，產生負電壓供電軌；以及

將所述IC襯底連接點電連接到所述負電壓供電軌。

6.根據權利要求1-5中任一項所述的電壓保護IC，其中所述電壓箝位電路包括一個或多個高壓晶體管，并且所述欠電壓電路被配置成：當所述外部IC連接點的電壓小于0伏時，將所述高壓晶體管的襯底連接點設置到所述外部IC連接點的電壓。

7.根據權利要求6所述的電壓保護IC，其中所述高壓晶體管包括高壓NMOS晶體管，其中所述欠電壓電路包括連接在所述高壓晶體管的柵極和地電勢之間的肖特基二極管，以便當所述外部IC連接點處的電壓小于0伏時，將所述高壓晶體管的柵極設置成低于接地電壓的肖特基二極管電壓。

8.一種電壓保護系統，包括：

集成電路，其包括：

外部IC連接點；

IC襯底連接點，其中，當所述外部IC連接點的電壓處于正常工作電壓范圍內時，所述IC襯底連接點的電壓被設置成第一電壓；

電壓箝位電路，其被配置成：當所述外部IC連接點的電壓超出正常工作電壓范圍時，將所述IC內部的電路的電源箝位在正常工作電壓范圍內；以及

欠電壓電路，其通信地連接到所述箝位電路，并且被配置成：當所述IC的所述外部IC連接點的電壓小于0伏時，將所述襯底的電壓設置成第二電壓；以及

電池充電電路，其通信地連接到所述電壓箝位電路。

9.根據權利要求8所述的電壓保護系統，其中所述系統被包含在移動電話中。

10.根據權利要求8和9中任一項所述的電壓保護系統，其中所述外部IC連接點被通信地連接到所述移動電話的通用串行總線(USB)端口。

11.根據權利要求8-10中任一項所述的電壓保護系統，其中所述電壓箝位電路被配置成：當所述外部IC連接點的電壓處于6V到28V的范圍時，將所述IC內部的電路的所述電源箝位在正常工作電壓范圍內。

12.根據權利要求8-11中任一項所述的電壓保護系統，其中所述欠電壓電路被配置成：當所述外部IC連接點的電壓處于小于0V到-6V的電壓范圍內時，將所述襯底連接點的電壓設置成等于所述外部IC連接點的電壓。

13.根據權利要求8-12中任一項所述的電壓保護系統，其中所述欠電壓電路被配置成：

當所述外部IC連接點的電壓小于0伏時，產生負電壓供電軌；以及

將所述IC襯底連接點電連接到所述負電壓供電軌。

14.根據權利要求8-13所述的電壓保護系統，其中所述欠電壓電路被配置成：當所述外部IC連接點的電壓小于0伏時，調節所述襯底連接點處的電壓以跟隨所述外部IC連接點的電壓。