[發明專利]動態比較器

有效

• 申請號: 201210159696.3
• 申請日: 2012-05-22
• 公開（公告）號: CN102647189A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 朱樟明;吳紅兵
• 申請（專利權）人: 成都啟臣微電子有限公司
• 主分類號: H03M1/34
• 分類號: H03M1/34
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;趙愛軍

1.一種動態比較器，其特征在于，包括順序連接的前置放大電路、動態鎖存電路和輸出級電路，其中，

所述的前置放大電路，包括依次連接的第一級放大單元和第二級放大單元；

所述第一級放大單元包括第一放大器、第一輸入失調存儲電容和第二輸入失調存儲電容；

所述第一輸入失調存儲電容、所述第二輸入失調存儲電容分別串聯于所述第一放大器的正相輸入端、反相輸入端，以在失調消除階段存儲所述第一放大器的失調電壓；

所述第二級放大單元包括第二放大器、第一輸出失調存儲電容和第二輸出失調存儲電容；

所述第一輸出失調存儲電容、所述第二輸出失調存儲電容分別串聯于所述第二放大器的反相輸出端、正相輸出端，以在失調消除階段存儲所述第二放大器的失調電壓；

所述動態鎖存電路，用于放大所述前置放大電路的輸出信號，并將放大后的信號轉換為數字邏輯輸出電平；

所述輸出級電路，用于在鎖存相位輸出該數字邏輯輸出電平，在復位相位輸出邏輯零。

2.如權利要求1所述的動態比較器，其特征在于，所述前置放大電路還包括源極跟隨器，其與所述第二級放大單元的輸出端連接。

3.如權利要求1或2所述的動態比較器，其特征在于，所述前置放大電路為全差分結構。

4.如權利要求1或2所述的動態比較器，其特征在于，所述動態鎖存電路設置有以反相器首尾連接成的雙穩態結構。

5.如權利要求2所述的動態比較器，其特征在于，

正參考電壓通過依次串聯的第一時鐘開關和第一輸入失調存儲電容輸入所述第一級放大單元的正相輸入端；正輸入電壓通過依次串聯的第二時鐘開關和第一輸入失調存儲電容輸入所述第一級放大單元的正相輸入端；負參考電壓通過依次串聯的第三時鐘開關和第二輸入失調存儲電容輸入所述第一級放大單元的反相輸入端；負輸入電壓通過依次串聯的第四時鐘開關和第二輸入失調存儲電容輸入所述第一級放大單元的反相輸入端；

所述第一級放大單元的正相輸入端和反相輸出端之間連接有第五時鐘開關；所述第一級放大單元的反相輸入端和正相輸出端之間連接有第六時鐘開關；所述第一級放大單元的反相輸出端與所述第二級放大單元的正相輸入端連接；所述第一級放大單元的正相輸出端與所述第二級放大單元的反相輸入端連接；

所述第二級放大單元的反相輸出端通過第一輸出失調存儲電容連接至所述源極跟隨器的正相輸入端；所述第二級放大單元的正相輸出端通過第二輸出失調存儲電容連接至所述源極跟隨器的反相輸入端；

所述源極跟隨器的正相輸入端和反相輸入端之間連接有相互串聯的第七時鐘開關和第八時鐘開關；所述源極跟隨器的正相輸出端、反相輸出端分別通過第九時鐘開關、第十時鐘開關與所述動態鎖存電路的輸入端連接；

所述第一時鐘開關、所述第三時鐘開關、第五時鐘開關、第六時鐘開關、第七時鐘開關和第八時鐘開關都由第一時鐘信號控制；

所述第二時鐘開關、所述第四時鐘開關、所述第九時鐘開關和所述第十時鐘開關都由第二時鐘信號控制；

所述第一時鐘信號和所述第二時鐘信號反相。