[發明專利]片狀凹形溝道柵電極及其形成方法

有效

• 申請號: 201210158823.8
• 申請日: 2012-05-21
• 公開（公告）號: CN102800579A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 吳鐵將;陳逸男;劉獻文
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

技術領域

本發明有關一種片狀凹形溝道柵電極及其形成方法。特別是關于具有斜邊（tapered）的柵極導體的片狀凹形溝道柵電極，及其形成方法。

背景技術

隨著元件特征尺寸的持續縮小，導因于柵極溝道長度縮小所造成的短溝道效應（short?channel?effect,SCE）已經阻礙了集成電路芯片的性能。為了解決這個問題，業界已經進行了許多努力，例如，減少柵極氧化層介質的厚度，或是增加源/漏極的摻雜濃度。然而，這些方法亦會產生影響數據傳輸速度與元件可靠性的副作用，因此并不切實際。

業界一種新開發的凹入式柵極金氧半導體（MOS）晶體管則成為目前最有前途的一種技術。在動態隨機存取存儲器（DRAM）中，凹入式柵極技術可以用于提高內存芯片的完整性。在通常的情況下，凹入式柵極金氧半導體晶體管具有形成位在經由刻蝕基材所得凹槽的側壁和底部上面的柵極絕緣層，而不同于平面式柵極晶體管，其具有形成在基材平面上的柵電極。

然而，在建構凹入式柵極晶體管的過程中會遇到某些問題。例如，為了形成凹入式柵極晶體管，會先進行第一次光刻和蝕刻工藝，在半導體基材中刻蝕出柵極溝渠。以柵極材料層填入柵極溝渠后，又會再進行第二次光刻和刻蝕工藝來定義位于凹入式柵極上的柵極導體。如此，凹入式柵極金氧半導體晶體管的凹入式柵極和柵極導體之間容易發生對準誤差，從而影響設備的產量。

發明內容

因此，本發明提供了一個片狀凹形溝道柵電極及其形成方法，其中的凹入式柵極可以精確地與柵極導體對齊。

根據本發明，提供形成片狀凹形溝道柵電極的方法，首先，提供具有陣列區域和周邊區域的基材。在陣列區域中形成第一溝渠。然后，在基材上形成柵極介電層和第一導電層，其至少填入第一溝渠中。接下來，在陣列區域的第一導電層中形成第二溝渠，其中第二溝渠與第一溝渠對齊。隨后，在第二溝渠的側壁上形成間隙壁。再來，在第二溝渠中形成第二導電層。

根據本發明，其進一步提供了片狀凹形溝道柵電極，包括基材、柵極介電層、第一導電層與第二導電層。基材具有第一溝渠。柵極介電層位于第一溝渠的表面，而第一導電層嵌入第一溝渠中。第二導電層位于第一導電層上，并與第一導電層在主表面上對齊，其中第二導電層底部表面積實質上小于第二導電層的頂部表面積。

本發明提出的第二導電層（柵極導體）和間隙壁，兩者都包括傾斜的（tapered）結構，可以用來改善傳統凹入式柵極中凹入式柵極（第一導電層）和柵極導體（第二導電層）之間嚴重對準誤差的問題。

附圖說明

圖1至圖9繪示出形成本發明片狀凹形溝道柵電極的方法的示意圖。

其中，附圖標記說明如下：

300????基材??????????????317????彎曲表面

301????主要表面??????????318????阻障層

302????淺溝渠隔離結構????320????金屬層

304????陣列區域??????????321????頂面

306????周邊區域??????????322????第二導電層

308????第一溝渠??????????323????底面

310????柵極絕緣層????????324????柵極頂氧化層

312????第一導電層????????326????掩膜層

313????頂表面區域??????330????片狀凹形溝道柵電極

314????第二溝渠????????332????周邊柵極

316????間隙壁

具體實施方式

請參考圖1至圖9，其繪示出本發明形成片狀凹形溝道柵電極方法的示意圖。正如圖1所示，提供基材300。基材300可以是一個硅基材，硅外延基材或硅覆絕緣體基材（SOI）。在一個實施例中，基材300具有一個主要表面301，其上界定有陣列區域304和周邊區域306。在隨后的步驟中，片狀凹形溝道柵電極將形成在陣列區域304中，而周邊柵極則形成在周邊區域306中。