[發(fā)明專利]物理隔離的硅納米晶雙位存儲結(jié)構(gòu)及其制備方法

無效

• 申請?zhí)枺?/td>: 201210158725.4
• 申請日: 2012-05-22
• 公開（公告）號: CN102709314A
• 公開（公告）日: 2012-10-03
• 發(fā)明（設(shè)計(jì)）人: 田志
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L27/115;H01L21/28;H01L21/8247
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件，尤其涉及一種物理隔離的硅納米晶雙位存儲結(jié)構(gòu)及其制備方法。

背景技術(shù)

隨著傳統(tǒng)的CMOS超大規(guī)模集成電路技術(shù)的高速發(fā)展，閃存技術(shù)也朝著低功耗，低工作電壓和高存儲密度的方向發(fā)展。但是由于多晶硅浮柵極存儲的電荷是連續(xù)分布的，當(dāng)有一個(gè)泄漏通道的時(shí)候，整個(gè)浮柵極上存儲的電荷都會通過這個(gè)泄漏通道而丟失，因此限制閃存按比例縮小能力的最大障礙是其隧穿氧化層厚度不能持續(xù)減小，因?yàn)樵诒〉乃泶┭趸瘜忧闆r下，直接隧穿和應(yīng)力引起的泄漏電流等效應(yīng)都會對存儲器的漏電控制提出巨大的挑戰(zhàn)。最近發(fā)展的SONOS結(jié)構(gòu)，用具有電荷陷阱能力的氮化硅層取代原有的多晶硅存儲電荷層，由于其用陷阱電荷存儲電荷，所以存儲的電荷是離散分布的，這樣，一個(gè)泄漏通道不會引起大的漏電流。因此可靠性大大提高，隧穿氧化層可以繼續(xù)減薄，降低工作電壓和功耗。

這種電荷分離存儲的方式的另一個(gè)用途就是可以實(shí)現(xiàn)多位信息的存儲，如NROM利用靠近源漏兩端的氮化硅層存儲兩個(gè)比特的信息。雖然這種方法提高了存儲的密度，但是由于電荷存儲在同一個(gè)層中，存儲在兩端的電荷因?yàn)橛幸粋€(gè)水平分布。所以當(dāng)器件尺寸繼續(xù)減小時(shí)，分別存儲的兩位數(shù)據(jù)之間容易發(fā)生串?dāng)_現(xiàn)象，影響所存數(shù)據(jù)的讀取，因此難于進(jìn)一步提高存儲密度。在尺寸不斷縮小的SONOS器件中,需要抑制高溫下存儲電荷的橫向分布來保持存儲窗口。目前，已經(jīng)有人用原位淀積方法把Si2NCs注入到氮化硅層制作SONOS器件。這種結(jié)構(gòu)的器件表現(xiàn)出6V的存儲窗口、良好的編譯/擦除和電荷保持特性。他們同時(shí)也比較了采用離子注入法、凝膠-溶膠法和直接化學(xué)淀積法等不同方法制備的Si₂NCs的優(yōu)點(diǎn)和缺點(diǎn)，但都不如原位淀積方法注入的Si₂NCs質(zhì)量好、密度高、尺寸均勻和易于控制，而且原位淀積方法簡單，容易實(shí)現(xiàn)，成本低，與CMOS兼容性好，為器件尺寸的繼續(xù)縮小提供了較大空間。還有人利用原位淀積方式制作的含Si納米晶氮化硅層，多位的和二位操作方式可以很容易的得到，而且有很快的編譯和擦除速度。經(jīng)過用不同的淀積時(shí)間(10s,30s,60s,90s)，發(fā)現(xiàn)最優(yōu)化的結(jié)構(gòu)是30s的Si納米晶的淀積。這個(gè)器件有最大的記憶窗口，快速的編譯和擦除速度，可以忽視的二位效應(yīng)，幾乎可以忽略的漏極和源極擾動和長的數(shù)據(jù)保持時(shí)間，在10⁴次循環(huán)后仍有3V的記憶窗口。

雖然含有納米晶的SONOS結(jié)構(gòu)的器件的抗門極和抗漏極干擾能力有所增加，但是由于存在同一層電荷的水平方向的移動，和納米晶自身之間距離較近也會影響器件的性能，使器件的可靠性受到影響，耐久性和電荷保持能力均較差。

因此，提供一種能夠有效改善SONOS器件可靠性、提高耐久性和電荷保持能力的物理隔離的硅納米晶雙位存儲結(jié)構(gòu)及其制備方法就顯得尤為重要了。

發(fā)明內(nèi)容

本發(fā)明的目的是有效地抑制NROM中雙位存儲數(shù)據(jù)之間的串?dāng)_影響，提高納米晶SONOS器件的可靠性，同時(shí)與傳統(tǒng)的CMOS工藝兼容，易于實(shí)現(xiàn)和節(jié)約成本。

本發(fā)明公開一種物理隔離的硅納米晶雙位存儲結(jié)構(gòu)，包括形成于P型襯底上的具有側(cè)墻的柵極，所述柵極兩側(cè)的襯底分別具有源、漏區(qū)，其中，所述柵極包括：

物理隔離區(qū)，包括底面和側(cè)面由隔離氧化硅層包裹的多晶硅；

兩存儲區(qū)，設(shè)置于所述物理隔離區(qū)兩側(cè)，所述存儲區(qū)包括由豎直方向上依次相疊的底部氧化硅層，氮化硅層以及阻擋氧化硅層，所述氮化硅層中含有硅納米晶，所述阻擋氧化硅層上沉淀有多晶硅。

上述的雙位存儲結(jié)構(gòu)，其中，所述底部氧化硅層中夾有一層薄氮化硅，形成豎直方向上依次相疊的氧化硅-氮化硅-氧化硅結(jié)構(gòu)。

上述的雙位存儲結(jié)構(gòu)，其中，所述側(cè)墻包括靠近所述存儲區(qū)的氧化硅側(cè)墻以及位于所述氧化硅側(cè)墻外的氮化硅側(cè)墻。

根據(jù)本發(fā)明的一個(gè)方面，還公開一種制備上述的雙位存儲結(jié)構(gòu)的方法，其中，包括如下步驟：

提供襯底并制作淺溝槽隔離；

依次生成底部氧化硅層-氮化硅層和阻擋氧化硅層，所述氮化硅層中包括硅納米晶層；

在所述阻擋氧化硅層上覆蓋一層犧牲氮化硅層。

刻出隔離區(qū)，并生長一層隔離氧化硅層覆蓋所述隔離區(qū)；

淀積多晶硅層直到填充物理隔離區(qū)后去除多余的多晶硅，止于犧牲氮化硅層；

去除隔離區(qū)兩側(cè)的犧牲氮化硅層，然后在隔離區(qū)兩側(cè)淀積多晶硅并刻出需要的柵極長度，

并以剩余的多晶硅為對準(zhǔn)層，刻出需要的雙位存儲區(qū)域；

制作側(cè)墻并形成源、漏區(qū)。