[發明專利]基于FPGA的多普勒調頻率估計方法有效
| 申請號: | 201210158545.6 | 申請日: | 2012-05-22 |
| 公開(公告)號: | CN102680945A | 公開(公告)日: | 2012-09-19 |
| 發明(設計)人: | 梁毅;邢孟道;陳凱;李學仕;李蓓蕾 | 申請(專利權)人: | 西安電子科技大學 |
| 主分類號: | G01S7/02 | 分類號: | G01S7/02;G01S13/90 |
| 代理公司: | 陜西電子工業專利中心 61205 | 代理人: | 王品華;朱紅星 |
| 地址: | 710071*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 fpga 多普勒 調頻 估計 方法 | ||
技術領域
本發明屬于數字信號處理技術領域,特別涉及利用現場可編程邏輯門陣列FPGA實現多普勒調頻率估計方法,可應用于合成孔徑雷達實時成像處理。
背景技術
合成孔徑雷達SAR作為一種主動式微波傳感器,不受光照和氣候條件的限制實現全天時、全天候對地觀測,獲取高分辨的地面場景信息,還可以透過地表和植被獲取地表下信息,并能探測隱蔽目標。這些特點使它在軍事領域,如戰場地形探測及預警,民用領域,如資源考察、環境監測、水文觀測等應用具有獨特的優勢。
多普勒調頻率是影響SAR成像方位聚焦性能的主要因素,在SAR成像處理中扮演重要角色,常用的多普勒調頻率估計方法有圖像偏移算法MD、對比度方法、子孔徑相關法和最小熵方法。在傳統的實時成像處理中,對多普勒調頻率的估計大都是采用數字信號處理器DSP作為核心處理芯片,并且為了達到提高速度的要求,大多數情況下同時使用多塊DSP進行運算,但這種做法的缺點就是系統結構復雜、功耗大、效率低,并且由于DSP處理本身是一種串行處理,采用DSP實現相對耗時較長,針對某些實時性要求更為苛刻的場合,通常難以滿足實時處理要求。
發明內容:
本發明的目的在于針對上述已有技術的不足,提供一種基于FPGA的多普勒調頻率估計方法MD的工程實現,以降低系統結構復雜度,減少系統功耗,提高多普勒調頻率估計的處理速度。
本發明的技術思路是:基于冒泡排序方法,通過控制狀態機及RAM塊的讀寫,篩選出功率強的距離單元數據;通過調用FPGA內部的IP核,實現快速傅里葉變換FFT和快速逆傅里葉變換IFFT??一系列操作,完成對方位前孔徑和后孔徑數據的快速相關計算;通過插值處理,提高了多普勒調頻率計算的精度。其實現步驟包括如下:
(1)將經過距離脈壓、徙動校正后的二維數據按距離單元方位連續地送入FPGA,對逐個距離單元的方位連續數據求功率和,得到每個距離單元的總功率,并將該二維數據直接存入外接存儲器DDRII?SDRAM中;
(2)將得到的距離單元總功率數據進行冒泡排序,得到距離單元數據在二維數據中按功率強弱排序的位置,建立索引向量,并將其存入FPGA內部的RAM模塊中供后續操作使用;
(3)對于外接存儲器DDRII?SDRAM中存儲的二維數據,以RAM中存儲的位置索引值為基地址,按照距離單元總功率遞減的順序,依次通過FPGA讀出32個距離單元數據;
(4)對于每次讀出的單個距離單元數據,將其沿方位向劃分為前孔徑數據和后孔徑數據,并分別對前孔徑和后孔徑兩組數據進行后端補零;
(5)將補零后的兩組數據分別進行FFT處理和取模操作,并將處理結果緩存在FPGA的FIFO緩沖器中;
(6)從FIFO緩沖器中讀出經過FFT處理和取模操作的兩組數據,確保兩組數據同步,并對前孔徑數據和后孔徑數據進行快速相關處理,得到相關向量R(i),i=1,2,3......32;
(7)利用狀態機實現循環操作,對從外接存儲器DDRII?SDRAM中讀出的32個距離單元數據分別進行步驟(4)~(6)操作,將得到的相關向量進行累加求和,得到總相關向量R;
(8)對總相關向量R進行最大值搜索,得到總相關向量R最大值所在位置pos,即位置偏移的整數部分;根據最大值所在位置pos,得到最大值及左右相鄰的兩個數,并對該最大值及其相鄰的兩個數進行插值運算,得到位置偏移的小數部分;將位置偏移的整數部分和小數部分相加,再將相加結果與成量化系數相乘,得到最終的多普勒調頻率估計值。
本發明具有以下優點:
第一,本發明采用FPGA作為核心處理芯片,FPGA內部集成大量的乘法器、RAM甚至處理器核,具有基于數據流的強大定點處理能力,處理速度快,靈活性好,降低系統結構復雜度,提高了整個系統的實時性。
第二,本發明由于利用“冒泡排序”方法,利用FPGA中RAM資源對數據做緩存,以及狀態機控制使得排序快速高效,排序過程各個狀態易于控制。
第三,本發明中利用了FPGA并行處理和流水線工作性能,充分發揮了FPGA實現的優勢,節省了整個多普勒調頻率計算過程的處理時間以及FPGA內部存儲資源,在很大程度上提高了估計效率。
附圖說明
圖1是本發明的總流程圖;
圖2是本發明中快速相關處理子流程圖;
圖3是本發明中計算多普勒調頻率子流程圖。
具體實施方式:
下面結合附圖對本發明做進一步的描述。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學,未經西安電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210158545.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種文本情感分類方法及系統
- 下一篇:一種非飽和土壤滲透系數測定的實驗裝置





