[發(fā)明專利]檢查芯片設(shè)計中輸入輸出元件是否有連線錯誤的裝置和方法

無效

• 申請?zhí)枺?/td>: 201210156765.5
• 申請日: 2012-05-18
• 公開（公告）號: CN103425807A
• 公開（公告）日: 2013-12-04
• 發(fā)明（設(shè)計）人: 余美儷;羅幼嵐;高淑怡
• 申請（專利權(quán)）人: 瑞昱半導(dǎo)體股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 張龍哺;馮志云

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于芯片設(shè)計，尤其是指一種檢查芯片設(shè)計中輸入輸出元件是否有連線錯誤的裝置和方法。

背景技術(shù)

在芯片設(shè)計中，為了確定芯片設(shè)計的輸入輸出元件(I/O?cell,I/O?pad)是否有連接錯誤的情形，通常會使用靜態(tài)時序分析（Static?Timing?Analysis，STA）或是利用模擬軟件來動態(tài)模擬分析芯片整體設(shè)計的性能，而若是產(chǎn)生不合理的時序報告時，設(shè)計者會逐一分析相關(guān)的時序路徑（timing?path）以找出問題發(fā)生的原因，但如此一來會耗費許多的時間進行模擬或查找時序路徑以及分析時序分析報告，而且可能會有遺漏。

發(fā)明內(nèi)容

因此，本發(fā)明的目的之一在于提供一種檢查芯片設(shè)計中輸入輸出元件是否有連線錯誤的方法，其可以迅速地回報芯片設(shè)計中哪些輸入輸出元件的哪些接點有連接錯誤的情形，以解決上述的問題。

依據(jù)本發(fā)明一實施例，一種檢查一芯片設(shè)計中輸入輸出元件是否有連線錯誤的裝置，其中該芯片設(shè)計包含有多個輸入輸出元件及多個電路區(qū)塊，該檢查模塊，依據(jù)一輸入輸出元件的一屬性所對應(yīng)的一檢查項目來檢查該輸入輸出元件與一區(qū)塊元件的連線，以產(chǎn)生一檢查結(jié)果，該判斷模塊，依據(jù)該檢查結(jié)果來判斷該輸入輸出元件是否有連線錯誤。。

依據(jù)本發(fā)明另一實施例，揭露一種檢查一芯片設(shè)計中輸入輸出元件是否有連線錯誤的方法，其中該芯片設(shè)計包含有多個輸入輸出元件及多個電路區(qū)塊，該方法包含：執(zhí)行一程序以進行一輸入輸出元件的屬性所對應(yīng)的一檢查項目來檢查該輸入輸出元件與一區(qū)塊元件的連線，以產(chǎn)生一檢查結(jié)果；以及依據(jù)該檢查結(jié)果來判斷該多個輸入輸出元件是否有連線錯誤的情形。

附圖說明

圖1A為依據(jù)本發(fā)明一實施例的的示意圖。

圖1B為一芯片設(shè)計的示意圖。

圖2為依據(jù)本發(fā)明一實施例的檢查一芯片設(shè)計中輸入輸出元件是否有連線錯誤的方法的流程圖。

圖3為進行元件名稱檢查的示意圖。

圖4為進行接點名稱檢查的示意圖。

其中，附圖標記說明如下：

100????????????????????????????????電腦主機

110????????????????????????????????處理器

112????????????????????????????????檢查模塊

114????????????????????????????????判斷模塊

120????????????????????????????????儲存裝置

122????????????????????????????????程序

124????????????????????????????????預(yù)設(shè)數(shù)據(jù)庫

150????????????????????????????????芯片設(shè)計

160????????????????????????????????數(shù)字電路區(qū)塊

170????????????????????????????????模擬電路區(qū)塊

180~190????????????????????????????連接線

200~204????????????????????????????步驟

310、320、410、420、P1~P4??????????輸入輸出元件

330????????????????????????????????區(qū)塊元件

A1、A2、D1、D2?????????????????????區(qū)塊

具體實施方式