[發(fā)明專利]使用鐵電隨機(jī)存取存儲器且具有優(yōu)化指令集的堆棧處理器

有效

• 申請?zhí)枺?/td>: 201210154918.2
• 申請日: 2012-05-16
• 公開（公告）號: CN102880446A
• 公開（公告）日: 2013-01-16
• 發(fā)明（設(shè)計）人: 弗蘭克·菲萊爾
• 申請（專利權(quán)）人: 瑞創(chuàng)國際公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京同達(dá)信恒知識產(chǎn)權(quán)代理有限公司 11291
• 代理人: 黃志華

相關(guān)申請

本發(fā)明要求在2011年5月16日提交的號碼為61/486652的美國臨時申請的優(yōu)先權(quán)，且與全部和本申請同日提交的名稱為“Stack?Processor?Using?a?Ferroelectric?Random?Access?Memory(F-RAM)for?Both?Code?and?Data?Space”；名稱為“Stack?Processor?Using?a?Ferroelectric?Random?Access?Memory(F-RAM)for?Code?Space?and?a?Portion?of?the?Stack?Memory?Space”；名稱為“Stack?Processor?Using?a?Ferroelectric?Random?Access?Memory(F-RAM)Having?an?Instruction?Set?Optimized?to?Minimize?Memory?Fetch?Operations”的美國專利申請相關(guān)。上述各申請的全部內(nèi)容通過引用并入本申請，且全部轉(zhuǎn)讓給本申請的申請人瑞創(chuàng)國際公司(科羅拉多斯普林斯，科羅拉多)。

技術(shù)領(lǐng)域

本發(fā)明總體涉及包含非易失性存儲器的可定制的集成電路裝置領(lǐng)域。本發(fā)明尤其涉及為代碼和堆棧存儲空間的一部分使用鐵電隨機(jī)存取存儲器(F-RAM)且具有優(yōu)化指令集的堆棧處理器和實現(xiàn)方法以最小化處理器堆棧存取。

背景技術(shù)

現(xiàn)有的非易失性存儲器技術(shù)尤其包括電可擦可編程只讀存儲器(EEPROM)和閃存。盡管該技術(shù)不斷改進(jìn)，但閃存的耐用率仍在F-RAM的耐用率之下的多個數(shù)量級。因此，對于使用需要高耐用度的閃存的應(yīng)用，一些產(chǎn)品實際上將包括大的具有相關(guān)用戶/程序的閃存陣列，確保將數(shù)據(jù)存儲在特定存儲單元(例如存儲器組)中。一旦存儲器組接近其耐用度極限，用戶/程序會將所有數(shù)據(jù)移動到新的存儲器組，將之前的存儲器組標(biāo)記為報廢且指示不應(yīng)再使用該存儲器組。這樣的浮置柵極裝置的標(biāo)準(zhǔn)耐用度大約在10萬～100萬個寫入周期之間。

還已知，相比F-RAM的寫入，EEPROM和閃存的寫入相對較慢。幾乎瞬間完成F-RAM的寫入周期，EEPROM和閃存的寫入時間花費更長。進(jìn)一步，F(xiàn)-RAM存儲單元的寫入發(fā)生在相對較低的電壓上，且需要很小的電流來改變單元中的數(shù)據(jù)。

堆棧處理器的當(dāng)前實現(xiàn)架構(gòu)為在2003年2月2日的Paysan，B.的“A?Forth?Processor?in?an?FPGA”；2006年7月9日的Paysan，B.的“b16-small-Less?is?More”；和2005年4月29日的Paysan，B.的“b16：Modern?Processor?Core”中所描述的以及在http://www.jwdt.com/～paysan/b16.html上所公開的b16處理器。基于堆棧的b16處理器具有保存在易失性寄存器中的堆棧的頂部和在兩個互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)存儲器中的堆棧的底部。這樣的架構(gòu)將導(dǎo)致可以同時訪問數(shù)據(jù)和返回堆棧以及代碼空間。此外，因為在斷電時必須將相對大量的寄存器的內(nèi)容存儲到非易失性存儲器中，所以支持堆棧保存在易失性存儲器中的堆棧處理器架構(gòu)會導(dǎo)致堆棧經(jīng)受很長的且需要能量的斷電時間。為了改善這種情況，將一些寄存器放在非易失性閃存中一定會導(dǎo)致閃存中固有的耐用問題。進(jìn)一步，由于在正常操作中可以同時訪問所有存儲器，因此為代碼和堆棧利用不同類型存儲器的堆棧處理器架構(gòu)會經(jīng)受高的功率消耗峰值。

在b16堆棧處理器中，將每16位字映射為3條5位指令和額外的只可以為“空操作”(NOP)或CALL的1位指令。實際上這意味著在大多數(shù)情況中，第四指令通常為NOP，因此，指令集浪費每字中的1位和每3條指令的1個時鐘周期(需要執(zhí)行NOP)。進(jìn)一步，b16堆棧處理器不共享代碼和數(shù)據(jù)空間，所以當(dāng)同時訪問所有代碼空間及數(shù)據(jù)和返回堆棧時，b16堆棧處理器架構(gòu)需要更多的能量。

發(fā)明內(nèi)容

可定制的集成電路裝置一般需要提供某種片上處理單元以使裝置能夠根據(jù)用戶所定義的程序執(zhí)行不同的功能。可定制的裝置的一示例市場在計量功能領(lǐng)域，相比例如閃存的非易失性存儲器技術(shù)所適度提供的耐用周期，該可定制的裝置需要更高的耐用周期。另一可能的市場為需要低功率存儲單元的射頻識別(RFID)。

目前許多公司也打算開發(fā)在可偶爾失去電源電壓的環(huán)境中工作的產(chǎn)品。在這些應(yīng)用中，在發(fā)生斷電前需要將當(dāng)前數(shù)據(jù)快速存儲到非易失性存儲器中。