[發(fā)明專利]應(yīng)用于集成電路的溫度補(bǔ)償電流基準(zhǔn)電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210154850.8
• 申請(qǐng)日: 2012-05-17
• 公開（公告）號(hào): CN102654780A
• 公開（公告）日: 2012-09-05
• 發(fā)明（設(shè)計(jì)）人: 譚在超;朱勤為
• 申請(qǐng)（專利權(quán)）人: 無(wú)錫硅動(dòng)力微電子股份有限公司
• 主分類號(hào): G05F3/26
• 分類號(hào): G05F3/26
• 代理公司: 無(wú)錫市大為專利商標(biāo)事務(wù)所 32104
• 代理人: 曹祖良

1.應(yīng)用于集成電路的溫度補(bǔ)償電流基準(zhǔn)電路，其特征是，包括：第六晶體管（MP1）、第七晶體管（MP2）、第八晶體管（MP3）是相互匹配的電流鏡，電流鏡比例是1:1:1；第九晶體管（MN1）、第十晶體管（MN2）是相互匹配的電流鏡，電流鏡比例是1:1；第六晶體管（MP1）發(fā)射極、第七晶體管（MP2）發(fā)射極、第八晶體管（MP3）發(fā)射極均接高電平（VDD），第六晶體管（MP1）基極、第七晶體管（MP2）基極和集電極、第八晶體管（MP3）基極相連，第六晶體管（MP1）集電極連接第一晶體管（Q1）集電極，第一晶體管（Q1）基極連接自身集電極，并連接第二晶體管（Q1）基極，第二晶體管（Q2）集電極接第七晶體管（MP2）集電極，第八晶體管（MP3）集電極連接第三晶體管（Q3）集電極和第五晶體管（Q5）基極，第五晶體管（Q5）集電極接高電平（VDD），第五晶體管（Q5）發(fā)射極連接第三晶體管（Q3）基極和第四晶體管（Q4）基極，第三晶體管（Q3）基極和發(fā)射極之間連接第二電阻（R2），第三晶體管（Q3）發(fā)射極連接第九晶體管（MN1）集電極，第九晶體管（MN1）基極與自身集電極相連，并連接第十晶體管（MN2）基極，第十晶體管（MN2）集電極連接第四晶體管（Q4）發(fā)射極，第四晶體管（Q4）集電極產(chǎn)生溫度補(bǔ)償基準(zhǔn)電流（IREF）；第一晶體管（Q1）發(fā)射極、第九晶體管（MN1）發(fā)射極、第十晶體管（MN2）發(fā)射極接地，第二晶體管（Q2）通過(guò)第一電阻（R1）接地。

2.如權(quán)利要求1所述應(yīng)用于集成電路的溫度補(bǔ)償電流基準(zhǔn)電路，其特征是，所述第六晶體管（MP1）、第七晶體管（MP2）、第八晶體管（MP3）采用PMOS晶體管或PNP三極管。

3.如權(quán)利要求1所述應(yīng)用于集成電路的溫度補(bǔ)償電流基準(zhǔn)電路，其特征是，所述第一晶體管（Q1）和第二晶體管（Q2）是相互匹配的NPN三極管，其中第二晶體管（Q2）的發(fā)射極面積是第一晶體管（Q1）的8倍。

4.如權(quán)利要求1所述應(yīng)用于集成電路的溫度補(bǔ)償電流基準(zhǔn)電路，其特征是，所述第三晶體管（Q3）和第四晶體管（Q4）相互匹配，發(fā)射極面積比例是1:1。

5.如權(quán)利要求1所述應(yīng)用于集成電路的溫度補(bǔ)償電流基準(zhǔn)電路，其特征是，所述第九晶體管（MN1）、第十晶體管（MN2）是相互匹配的電流鏡，電流鏡比例是1:1，第九晶體管（MN1）、第十晶體管（MN2）采用NMOS晶體管或NPN三極管。

6.如權(quán)利要求1所述應(yīng)用于集成電路的溫度補(bǔ)償電流基準(zhǔn)電路，其特征是，所述第一電阻（R1）采用高值多晶電阻，第二電阻（R2）采用P型離子注入電阻。