[發明專利]一種射頻收發前端模塊及其制備方法

有效

• 申請號: 201210151162.6
• 申請日: 2012-05-16
• 公開（公告）號: CN102709264A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 楊磊;黃貞松
• 申請（專利權）人: 南京國博電子有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/58;H01L21/60;H04B1/38
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 許方

技術領域

本發明涉及一種基于QFN8×8-16L標準封裝的極大功率、極低噪聲射頻收發前端模塊及其制備方法，屬于移動通信技術領域。

背景技術

第三代移動通信和新一代寬帶移動通信的TD-SCDMA和WIMAX系統、以及TD-LTE系統均采用TDD模式，所以在基站系統中，發射通道功放（PA）到天線（ANT）和接收通道到天線（ANT）間需要一個大功率開關SW來控制收發切換。

發明專利《超大功率、超低噪聲射頻收發前端模塊及其制備方法》中，提到了一種大功率射頻收發前端模塊，它只滿足一定的功率條件下（功率不大于60W）的基站應用。而現在及未來的TDD模式系統基站對功率有更高要求（功率要求100W以上），并且對系統的小型化有更高要求。

發明內容

本發明所要解決的技術問題是提出一種適用于3G的TD-SCDMA和WIMAX及4G的TD-LTE等TDD系統基站整機用的QFN?8×8-16L標準封裝的極大功率、極低噪聲射頻收發前端模塊及其制備方法，目的之一旨在滿足TDD系統基站功放極大功率切換控制的工作條件，在射頻功率大于120W的條件下，能安全可靠工作，并且保證整機的接收通道具有極低的噪聲系數和更高的接收靈敏度。目的之二旨在提高接收前端的集成度，在QFN8X8-16L標準封裝中集成功率開關和低噪放芯片，降低成本，優化性能。

本發明為解決上述技術問題采用以下技術方案：

一種射頻收發前端模塊，該模塊采用QFN?8×8-16L標準封裝，在QFN8×8-16L標準封裝引線框中心的金屬襯底上設置有一個矩形的氮化鋁基板、以及一個砷化鎵低噪放芯片，所述砷化鎵低噪放芯片分別與QFN?8×8-16L標準封裝的相應引腳連接；所述氮化鋁基板表面上分別設置有五個相互隔離的金屬涂覆層區域，其中第一金屬涂覆層區域橫穿氮化鋁基板的中部，并且該金屬涂覆層上均勻分布有N個接地孔，N為自然數；第二至第五金屬涂覆層區域分別位于氮化鋁基板的四端；

在第一金屬涂覆層區域上的一端設置有第一芯片電容，在第二、第三金屬涂覆層區域中分別設置有第一、第二PIN二極管芯片，在第四金屬涂覆層區域中設置有第三PIN二極管芯片以及第二芯片電容，在第五金屬涂覆層區域中設置有第四PIN二極管芯片，由此共同構成射頻收發前端模塊的收發開關切換電路；其中：

所述第一、第二PIN二極管芯片構成該射頻收發前端模塊的發射通道；其中，所述第一PIN二極管芯片與QFN?8×8-16L標準封裝的第1引腳連接，所述第二PIN二極管芯片與第一PIN二極管芯片以及QFN?8×8-16L標準封裝的第15引腳連接；?

所述第三、第四PIN二極管，第一、第二芯片電容，以及砷化鎵低噪放芯片構成該射頻收發前端模塊的接收通道；其中，所述第三PIN二極管分別與QFN?8×8-16L標準封裝的第1引腳、第四PIN二極管、第二芯片電容、以及QFN?8×8-16L標準封裝的第3引腳連接；所述第四PIN二極管分別與第一芯片電容、QFN?8×8-16L標準封裝的第14引腳連接；所述第二芯片電容與砷化鎵低噪放芯片的輸入引腳連接。

作為本發明的一種射頻收發前端模塊的優選方案，所述第一、第二PIN二極管芯片的反向耐壓大于300V，結電容小于0.2P，串聯電阻小于0.5歐姆，熱阻小于15度/瓦；所述第三、第四PIN二極管的反向耐壓大于200V，結電容小于0.05P，串聯電阻小于0.5歐姆。

作為本發明的一種射頻收發前端模塊的優選方案，第一、第二芯片電容為單層陶瓷芯片電容。

本發明還提供一種基于該射頻收發前端模塊的制備方法，包括以下步驟：

步驟1、在QFN8×8-16L標準封裝引線框中心金屬襯底上用銀漿粘接氮化鋁基板、砷化鎵低噪放芯片；

步驟2、在氮化鋁基板上設置五個相互隔離的金屬涂覆層區域，其中第一金屬涂覆層區域橫穿氮化鋁基板的中部，并且該金屬涂覆層上均勻分布有N個接地孔，N為自然數；第二至第五金屬涂覆層區域分別位于氮化鋁基板的四端；

步驟3、在氮化鋁基板上的金屬涂覆層區域中分別用銀漿粘接四個PIN二極管芯片以及兩個芯片電容；其中：第一芯片電容粘接在第一金屬涂覆層區域的一端，第一PIN二極管芯片粘接在第二金屬涂覆層區域中，第二PIN二極管芯片粘接在第三金屬涂覆層區域中，第三PIN二極管芯片以及第二芯片電容粘接在第四金屬涂覆層區域中，第四PIN二極管芯片粘接在第五金屬涂覆層區域中；